技术论文
介绍了实时操作系统μC/OS-II的特点和内核结构,并首次实现了μC/OS-II在Motorola嵌入式处理器MCF5272上的移植。
以晶闸管构成的全桥整流电路为对象，分析和建立了两种触发器以实现对晶闸管的触发控制。一种是以TCA785为核心芯片的模拟触发器，另一种是以可编程逻辑阵列（FPGA）为核心芯片的数字触发器。试验表明两种触发器都具有良好的性能，并且由模拟触发向数字触发的方向发展。
在阐述了硬件实时操作系统的结构和运行机制的基础上，着重论述了基于FPGA设计实现的硬件实时操作系统，并在Actel公司的APA075上实现了任务调度、中断管理、定时器管理等实时操作系统基本功能。该硬件实时操作系统具有强实时性、高确定性和低系统开销等优点。
介绍了FPGA的新应用—演化硬件(EHW)的进展和现状,其中主要包括EHW的概念、工作原理、存在问题和应用领域。阐述了EHW在电路与系统学科中的科学意义及其对新兴电子信息产业将产生的深远影响。
介绍基于SRAM的可重配置CPLD的原理,通过对多种串行配置的比较,提出了由单片机和FLASH存储器组成的串行配置方式,并从系统复杂度、可靠性和经济性等方面进行了比较和分析。
介绍了一种基于现场可编程门阵列(FPGA)的以太网数据-多路E1反向复用器同步电路设计, 分析了FPGA具体实现过程中的一些常见问题。该设计采用VHDL硬件描述语言编程,可以实现以太网数据在多路E1信道中的透明传输,适配电路芯片内置HDB3编解码器和数字时钟提取电路。
研究了图像的5/3提升小波变换算法原理,根据提升算法的系数分布存在的特点,提出二维提升小波变换硬件实现的简化VLSI硬件结构,并在对系统进行了综合、仿真后,在FPGA芯片上实现。实验证明,系统改进的简化硬件结构,提高了系统运行速度,保证了系统的实时性要求。
内容可寻址存储器(CAM)是一种快速匹配存储器件,在通信、雷达等许多领域有着广泛的应用。在介绍CAM基本原理的基础上,提出了以两类新型FPGA实现CAM的设计方法。例举了一种基于CAM实现的关联比较器及其在雷达截获系统信号处理领域的重要作用。
在视频显示系统中，定标器（scaler）起着匹配视频输出设备和视频显示设备之间的显示分辨率的作用，它直接影响了图像缩放之后的显示效果。本文采用双线性插值（bilinear interpolation）算法，在FPGA上实现了定标器，最后给出了验证平台和方法，结果表明所设计的定标器有效并且显示效果良好。
通过对传统Canny边缘检测算法的分析提出了相应的改进方法。通过模板代替卷积、适当的近似变换、充分利用并行处理单元等使其能够用FPGA实现。
新兴的SATA技术为高速、便携、高性价比的嵌入式硬盘存储系统的研制提供了保障。将SATA2.5协议写到Virtex-5 FPGA内部，通过GTP收发器实现高速串行数据传输与存储，可以突破PCI接口的瓶颈，使系统具备高速、实时、便携和海量存储等特点。
结合流水线技术， 对一种新提出的RS译码的欧几里德迭代算法及其VLSI结构，给出了基于时域译码的FPGA实现和验证，并采用分时复用技术对译码器的关键模块——解关键方程模块的结构加以改进，使其错误位置和错误值多项式单元能面积复用。该结构的特点是：控制单元简单；模块结构非常规则，易于用Verilog HDL实现；可应用于高速通信场合。
讨论了基于SRAM技术的可编程逻辑器件FPGA的编程方式，并以ALTERA公司FLEX10K系列器件为例，提出了一种利用单片机AT89C52对FPGA进行在线PPA(被动并行异步)配置的实用方法。实践表明，用单片机对FPGA进行并行配置，具有配置时间短、准确率高、易于实现等优点，该方法可以广泛地应用于不同领域。
介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
ALTERA公司SRAM工艺可编程器件应用广泛，专用配置器件比较昂贵。在具有微处理器的系统中，使用微处理器系统的存储器来存储配置数据，并通过微处理器配置FPGA，这种方法几乎不增加成本。微处理器根据不同的程序应用，采用不同的配置数据对FPGA进行配置，使FPGA实现与该应用有关的特定功能。详细介绍了微处理器系统中连接简单的被动串行配置方法和被动并行异步配置方法。
介绍了多相扩频振荡器LTC6902的原理，并将其应用于开关电源中，以提高开关电源的EMC性能。
为了使JPEG2000能应用到便携产品中，采用了高效存储结构的硬件实现方案，并设计了相应的寄存器组和控制逻辑。仿真结果表明所设计的块编码器能够在0.256s内完成对一幅512×512的灰度图像的编码。
介绍了利用Altera的FPGA器件(ACEX EP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。
分析并提出了应用于磁轴承的双DSP热备容错控制方案，本方案采用时钟同步技术，由总线表决模块实现系统的容错处理，由硬件判决模块实现硬件故障判断。再根据以上两个判决模块的结果由中心仲裁模块进行复杂的仲裁，并完成切换和完善的报警逻辑，从而实现容错功能，较大地提高了磁轴承控制系统的可靠性。以上所有逻辑均由VHDL语言在CPLD上实现。
研究采用编码扩频的DS/FH混合扩频接收机的核心模块——同步及解扩部分的FPGA实现结构。将多种专用芯片的功能集成在一片大规模FPGA芯片上，实现了接收机的高度集成化、小型化。伪码的串并混合捕获算法及跳频同步算法等均采用硬件完成，提高了捕获速度。实验结果证明该方案是正确可行的。
