0 引言

    随着信息安全技术的发展，以密码芯片为主要部件的便携式设备得到广泛应用。然而，在运行加密算法时密码芯片会泄露各种与所处理的数据本身相关的物理信息，如能量消耗、电磁辐射和运行时间等。这些物理信息可以被攻击者用来对密码芯片进行旁道攻击(Side Channel Attack，SCA)盗取密钥^[1]。差分功耗分析(Differential Power Analysis，DPA)是旁道攻击中一种简单高效的攻击方法，极大降低了密码芯片的有效性^[2]。近年来，学者们提出了多种防御DPA攻击技术，如双电压单轨动态逻辑(Dual-voltage Single-rail Dynamic Logic，DSDL)^[3]、基于掩码的双轨预充逻辑(Masked Dual-Rail Pre-charge Logic，MDPL)^[4]和灵敏放大型逻辑(Sense Amplifier Based Logic，SABL)^[5]等。由于缺少对称的下拉网络，DSDL求值速度慢；文献[6]指出MDPL当输入信号之间存在延迟差异时，其防御DPA攻击性能较差。由于SABL具有工作速度快、防御DPA攻击性能好等特点，逐渐成为防御DPA攻击的常用方法。

    移位寄存器是执行逻辑运算或储存信息的部件，广泛存在于数字加密系统中^[7]。研究表明移位寄存器是加密系统中能量消耗显著的部件之一，同时又因为它只在时钟沿到来时处理数据，相较于其他部件其工作时序变化相对固定且易于辨识，因此在差分功耗分析中常利用它的能量消耗作为破解传统密码芯片的分析点。鉴于此，本文结合SABL电路在每个时钟周期内功耗为恒定值的特征，提出一种能够防御DPA攻击的移位寄存器设计方案。首先分析静态互补CMOS电路功耗特点和SABL电路工作原理及功耗恒定特性；然后根据SABL电路特点设计清零置位D触发器，再利用SABL逻辑门和D触发器构成多位移位寄存器电路；最后在TSMC 65 nm CMOS工艺下，通过Spectre工具模拟验证所设计的移位寄存器逻辑功能的正确性和防御DPA攻击性能。

1 SABL电路

    目前数字集成电路设计绝大多数采用静态互补CMOS逻辑单元实现，其总功耗由漏功耗P_leak、动态功耗P_dyn和短路功耗P_short组成^[8]，如式(1)所示：

其中，P_total是CMOS逻辑的总功耗，P_leak是漏电流引起的功耗，P_dyn是对负载电容充放电引起的功耗，P_short是电路导通一瞬间的短路电流引起的功耗。一般P_leak和P_short都很小，而P_dyn对CMOS逻辑单元的功耗影响最大。由文献[8]可知，输出信号只有发生0→1跳变时，电源才对负载电容进行充电，而在0→0、1→0、1→1三种跳变情况下，电路并不会产生动态功耗。因此静态互补CMOS逻辑功耗与其所处理的数据相关，这也成为攻击者对传统密码器件展开DPA攻击的突破口。

    鉴于静态互补CMOS逻辑的不足，Kris Tiri于2002年首先提出具有功耗恒定特性的SABL电路^[9]。它由预充管、差分网络、交叉耦合反相器、常导通管和求值管构成，其中差分网络根据其逻辑功能分为差分下拉网络(Differential Pull-Down Network，DPDN)和差分上拉网络(Differential Pull-Up Network，DPUN)。由DPDN组成的N型SABL单元电路与由DPUN组成的P型SABL单元电路结构如图1所示。

    以N型SABL电路的输出信号在相邻两个时钟周期跳变情况为例，分析SABL电路的功耗恒定特性，结果如表1所示，其中，out、为电路的双轨输出信号。无论在第n个还是n+1个时钟周期，当电路进入预充阶段，双轨输出都被预充至高电平；当电路工作在求值阶段，双轨输出互补信号。分析表1数据可知，在相邻的两个时钟周期里，电路输出信号均有一次0→1跳变，即SABL电路具有恒定的信号跳变率。同时，由于差分下拉网络使得SABL电路内部所有节点都有完整的充放电过程，消除了由电荷共享导致动态功耗差异的可能性。由文献[8]知电路的功耗与其节点信号跳变率成正比，故N型SABL电路在每个时钟内能量消耗为恒定值。P型SABL电路与N型SABL电路工作过程类似，也具有功耗恒定特性，故SABL电路能够有效地防御DPA攻击。

    基于SABL电路设计的两种基本逻辑门电路及符号如图2所示，利用基本逻辑门可实现具有特定逻辑功能的电路。

2 基于SABL电路的移位寄存器设计

    数字加密系统中，移位寄存器是能量消耗不均衡的部件，它影响着加密系统的安全性。随着攻击技术的演化，能够防御DPA攻击的加密系统对移位寄存器的安全性提出了更高的要求。

2.1 清零置位D触发器设计

    一种基于SABL电路的D触发器状态方程如式(2)、式(3)所示：

2.2 多位移位寄存器设计

    移位寄存器是一种具有左移、右移和并入并出功能的寄存器，它在时钟信号的作用下实现特定的功能。左移是指寄存器中的数据从高位移向低位，右移则与之相反。并入并出是指数据并行输入寄存器，在下一个时钟周期并行输出。结合SABL电路的工作原理，提出一种能够防御DPA攻击的移位寄存器设计，其工作状态如表2所示。

3 实验结果与分析

    在TSMC 65 nm COMS工艺器件参数下，利用Spectre工具对上述基于SABL电路的4位移位寄存器电路进行计算机仿真，仿真波形如图5所示，其中工作频率为100 MHz，电路的输出信号相较于输入信号延迟一个时钟周期。若clk=0，移位寄存器输出端均被预充到高电平；否则，当clk=1时，该电路在C=1时，电路实现清零置位功能；在R_en=1，其他使能信号无效时，电路实现右移功能；在L_en=1，其他使能信号无效时，电路实现左移功能；在D_en=1，其他使能信号无效时，电路实现并入并出功能。通过分析图5仿真波形可知，所设计的电路具有正确的逻辑功能。

    以不同时钟周期内电源消耗能量的差异来表征移位寄存器电路的防御DPA攻击性能，Spectre仿真结果如图6所示。由图可知，本文所设计的移位寄存器在不同时钟周期内，不管是执行左移、右移和并入并出功能，都具有一致的功耗曲线，具有显著的功耗恒定性能，能够有效地防御DPA攻击。

    归一化功耗差(Normalized Energy Deviation，NED)和归一化标准差(Normalized Standard Deviation，NSD)两个指标常被用来衡量电路的防御DPA攻击性能[2]，其定义分别为：

其中，E是单个时钟周期内电路的功耗，E_max是不同时钟周期内电路的最大功耗，E_min是不同时钟周期内电路的最小功耗，σ_E是电路在不同时钟周期内功耗之间的标准方差，是多个时钟周期电路的平均功耗。图7给出了本文所设计的4位移位寄存器与相关文献功耗恒定性能的对比结果。其中PVT(Process Voltage Temperature)为电路制造和工作时可能遇到的工艺角、电压和温度。由图7中数据可知，本文所提出的移位寄存器电路在多种PVT组合下NED均小于2.66%、NSD均小于0.63%，相比于复合寄存器系统4位移位寄存器^[10]在NED、NSD分别有效降低92.29%和94.27%，证明其防御差分功耗分析性能显著。

4 结论

    DPA攻击由于在实际中简单高效可行，严重威胁到加密系统的安全性。本文通过将主从触发方式和具有功耗恒定特性的SABL电路结合起来，提出一种具有防御差分功耗分析性能的移位寄存器设计方案。采用TSMC 65 nm CMOS工艺，Spectre仿真结果表明该设计具有正确的逻辑功能，在不同PVT组合下NED均低于2.66%、NSD均低于0.63%，能够有效地抵御差分功耗分析。

参考文献

[1] CHONG K S，Ne K Z L，HO W G，et al.Counteracting differential power analysis：hiding encrypted data from circuit cells[C]//IEEE International Conference on Electron Devices and Solid-State Circuits.2015：297-300.

[2] ABDI O，JAHANIAN A.A new nano-scale differential logic style for power analysis attack[C]//IEEE Conference on Electrical Engineering.2015：584-588.

[3] TANG W，JIA S，WANG Y.A dual-voltage single-rail dynamic DPA-resistant logic based on charge sharing mechanism[C]//IEEE International Conference on Electron Devices and Solid-State Circuits.2015：483-486.

[4] POPP T，MANGARD S.Masked dual-rail pre-charge logic：DPA-Resistance without Routing Constraints[C]//International Workshop on Cryptographic Hardware and Embedded Systems.2005：172-186.

[5] 郝李鹏，汪鹏君，张跃军.具有抗差分能量攻击性能的JK触发器设计[J].电路与系统学报，2012(6)：117-123.

[6] 于敬超，严迎建，吴雪涛，等.抗功耗攻击的逻辑电路研究[J].微电子学，2015(4)：497-501.

[7] 阎石.数字电子技术基础[M].第5版.北京：高等教育出版社，2006.

[8] JAN M R，ANANTHA C，BORIVOJE N.数字集成电路：电路、系统与设计[M].第2版.北京：电子工业出版社，2008.

[9] TIRI K，AKMAL M，Verbauwhede I.A dynamic and differential CMOS logic with signal independent power consumption to withstand differential power analysis on smart cards[C]//European Solid-state Circuits Conference.2002：403-406.

[10] 刘泽艺，高能，屠晨阳，等.一种抗能量分析攻击的复合寄存器系统[J].密码学报，2014(5)：411-421.

作者信息:

钱浩宇，汪鹏君，丁代鲁，张跃军

(宁波大学 电路与系统研究所，浙江 宁波315211)