0 引言

    工艺的发展允许芯片在更小的面积内实现更高的性能。同时，随着时钟频率和时序要求的提高，设计对各种噪声源和IR-Drop带来的电源完整性问题越来越敏感^[1]。精确的电源分析需要测试全面的工作状态，但是，过高的仿真周期成本限制了仿真覆盖率的实现。因此，基于FSDB解析出关键的电源完整性分析向量时段很重要。本文基于Voltus^TM提供的解析工具，提出两种不同于传统FSDB向量解析的场景，实现更全面的电源完整性分析。

1 传统FSDB向量解析及其局限性

    传统FSDB向量解析出总功耗最差的时间段进行电源完整性分析^[2]，不考虑单元物理位置因素。不均匀的单元翻转和分布会产生局部IR-Drop热点，传统方案无法覆盖最差的局部热点。实际设计中，局部过高热点的危害可能会更大，导致性能下降和信号完整性问题。高频率的重要数据总线逻辑可能会产生局部的高功率密度区域。进行动态向量的PowerEM分析时，不均匀的大电流密度会产生更多的违例，基于最大总功耗的传统FSDB向量解析方案无法对应最多的PowerEM违例时段。

1.1 局部热点场景特征

    复杂的设计中，存在高翻转单元区域，传输高频数据，产生局部IR-Drop热点。如图1所示，将设计分为A、B、C、D 4个物理分区，P₁是时间段1的总功耗，P₂是时间段2的总功耗 。P_1A、P_1B、P_1C、P_1D是时间段1中4个分区的相应局部功耗。P_2A、P_2B、P_2C、P_2D是时间段2中4个分区的相应局部功耗。功耗数值大小如下：

    基于传统FSDB向量解析，时间段1有最差的总功耗，被选择为解析结果用来进行电源分析，时间段2会被忽略。完整的向量电源分析应考虑总功耗和物理布局的相关性。在时间段2期间，D分区有最大的局部功耗，产生比时间段1更差的局部电源电压降。局部功耗过大可能会导致局部电路失效，从而影响整个设计的性能，因此，在进行电源完整性分析时，应保证仿真分析覆盖由于局部高翻转高功耗引起的热点^[3-4]。

1.2 PowerEM热点场景特征

    两个因素导致PowerEM违例：第一，不均匀的电源电阻网络分布；第二，电源带单元高功耗。如图2所示，多个功耗高的单元聚集在同一个电源带中，物理位置靠近左侧物理电源节点，I₁和I₂是来自两个物理电源节点的电流，R₁和R₂是基于电源网络计算出的电源电阻，因此，当R₁<R₂时，I₁>I₂，左侧电流密度更大，容易发生PowerEM违例。

2 多场景FSDB向量解析方案和仿真

2.1 多场景FSDB向量解析方案

    基于第1节的分析结果，提出一种多场景FSDB解析方案，如图3所示，参照表1对应相关缩写。 基于Voltus^TM提供的分物理网格进行功率密度计算的解析功能，解析工具可以在每个时间段计算不同物理网格内的功率密度，得出最差功率密度的物理网格区块及相应时间段^[1]。利用该功能，解析出基于用户自定义的物理网格大小下最差的局部功率密度区域。Voltus^TM同样支持解析单元功耗最差的时间段，得出每个单元最差的功耗和想要的时间段，用来帮助验证分析PowerEM违例场景。

2.2 局部热点仿真分析

    基于FSDB解析出不同的时间段，T₁为TPW时间段，表征总功耗最差，T₂为LPDW时间段，表征局部热点。图4为T₁的总功耗解析结果，图5为T₂的总功耗解析结果，如图所示，T₁的总功耗大于T₂。但是，基于提出一种多场景FSDB解析方案，参照表1对应相关缩写。基于物理网格功率密度计算，100×100的物理网格下，最差功率密度发生在T₂的{x₁ y₁ x₂ y₂}区域。基于T₁和T₂进行仿真分析，得到{x₁ y₁ x₂ y₂}区域内的所有单元的电源电压降值。如图6所示，局部热点内电源电压降更差，表2为最差单元的电源电压降对比。局部热点的违例不能被全局热点覆盖。

2.3 单元热点仿真分析

    基于Voltus^TM解析出每个单元最差功耗和时间段，按照时间段分组，得出最多最差单元的时间段。在Voltus^TM中读取单元列表，观测到有一组单元在时间段T₃内聚集在同一块电源网格区域{x₃ y₃ x₄ y₄}，如第1节分析，区域{x₃ y₃ x₄ y₄}是PowerEM危险区。基于T₃进行仿真分析，和T₁的仿真结果比较。如表3所示，单元热点下，区域内有更多的违例，图7显示总功耗T₁更差，但无法覆盖局部PowerEM违例。

3 结论

    基于Voltus^TM物理网格功率密度计算和单元功耗计算的解析功能，提出一套多场景FSDB向量解析实现方案，得出局部热点时间段和基于单元热点解析出PowerEM热点时间段，结合全局热点时间段，进行多重场景的电源仿真分析，提高电源完整性在局部热点和PowerEM违例分析时的覆盖率。

参考文献

[1] Voltus IC power integrity solution user guide version 14.21[Z].2014.

[2] RABAEY J M，et al.Digital integrated circuits: a design perspective[M].2nd ed.Pearson，2003.

[3] LIN S，CHANG N.Challenges in power-ground integrity[C].International Conference on Computer Aided Design，2001：651-654.

[4] NITHIN S K，SHANMUGAM G，CHANDRASEKAR S.Dynamic voltage(IR) drop analysis and design closure：issues and challenges[C].2010 11th International Symposium on Quality Electronic Design(ISQED)，2010：611-617.

作者信息:

徐慧敏，朱薇薇，施建安

（英伟达半导体科技（上海）有限公司，上海201210）