技术论文
介绍了SDRAM的存储体结构、主要控制时序和基本操作命令，并且结合实际系统，给出了一种用FPGA实现的通用SDRAM控制器的方案。
描述了基于PXI总线的数字输入/输出模块的特点和原理，以及用PCI9030接口芯片和FPGA器件实现的PXI总线接口电路，提出了数字输入/输出电路及高精度延时补偿电路的实现方法。实践证明系统原理和硬件设计是成功的。
高时效性是SAR成像系统的一个关键性能，要求处理的数据量大、运算量大和快速进行实时处理。SAR成像运算量主要集中在距离向和方位向的压缩处理上，常用的压缩处理方案是采用高速DSP实现，这种方法曾被认为是SAR实时处理的最佳硬件实现方案。但是，近几年可编程器件的发展，使得FPGA成为比DSP更为优越的压缩处理方式。结合工程实践，介绍了采用ALTERA公司的Strat6ix系列芯片实现SAR实时处理机系统的具体设计方案。
提出了一种利用FIR滤波器系数对称性、CSD编码和数据选择器简化MQAM调制器设计的新方法。用该方法在FPGA上实现4、16、64、256QAM调制器。实验证明该方法在硬件资源消耗和工作时钟频率方面都有较大的改善。
介绍了一种基于PCI总线的测控板卡的设计，使用PCI9054实现总线控制，利用FPGA实现测控板卡的发送逻辑、接收逻辑和数据缓冲功能,并采用了乒乓FIFO；最后给出了用WinDriver编写设备驱动程序的方法。
提出了一种基于MAX-Log-MAP算法的更有效减小译码延时的方法，通过并行计算前向状态度量和后向状态度量，将半次迭代译码延时缩短一半，而译码性能没有损失，同时也减小了硬件实现中的时序控制复杂度。仿真表明，该方法有效降低了译码的延时，并且性能没有损失，具有较高的实用价值。
介绍了可编程模拟器件的基本原理和开发流程。列举了主流器件系列,并说明其核心技术。展望了可编程模拟器件的发展前景。
针对复杂数字视频处理电路的数据处理量大、处理过程复杂、系统工作频率高、涉及到复杂严格的时序逻辑关系的特点，按照场序制彩色FSC原理和VESA标准，采用现代EDA技术，设计了一个适于FPGA实现的、应用于MD800G6驱动控制器中的复杂数字视频信号处理器IP核，给出了各个部分的设计。仿真结果表明了设计的可行性。该设计具有可靠性高、升级容易等特点。
介绍一种基于PCI总线的高效链式DMA控制器的设计与实现，用于高速宽带的计算机外设接口。利用Altera公司的PCI核——PCI_MT32搭建基于此控制器的数据采集平台，并成功应用在DVB数据接收卡中。
针对高速飞行物的X光阴影照相所要求的提前触发问题,设计了一套可自动根据物体飞行速度触发X光机的智能延迟触发产生器。该产生器采用全数字电路工作,工作速度快,响应迅速,不存在响应时间的不确定区域,可保证X光机触发时刻的准确。
针对Protel99SE的数字电路模型不适用于脉冲电路仿真的缺陷，通过实例论述了用创建子电路模型和创建层次式模块电路来实现脉冲电路的仿真测试。
介绍了一种采用视频方式的点坐标测量方法。方案设计巧妙，测量方法稳定可靠、精度高。该方法采用CCD摄像头拍摄屏幕画面获取光点信号，对摄像头输出的视频信号经过处理后，得到需要的一系列数字信号，然后在CPLD中完成数字逻辑功能，最终得到点的坐标。
介绍一种基于软件无线电的通用调制器的设计方法,给出了总体设计方案,说明了系统功能在DSP与FPGA之间的划分及系统的工作流程,关键部分的硬件实现方法和软件设计,给出了测量结果。
介绍了一种基于新型FPGA的高速数字下变频的实现方法，它充分利用数字下变频的优化算法以及FPGA领域的新技术，去除由于数据速率过高而造成的各种瓶颈，极大地减少了计算量和FPGA片内资源的消耗。
小波分析是信息处理领域的一种重要处理方法,但是小波分解巨大的运算量却严重束缚了其在实时处理领域中的应用。提出了一种基于FPGA实现的高速小波分解方法,该方法采用新的小波分解结构,使多层分解得以同时进行,从而使小波分解的速度达到高速输入图像的数据率;并适当选取了数据结构,使得经分解、重构后所得图像的峰值信噪比达到无穷大。这种方法大大提高了硬件系统进行小波分解的速度,在小波分解的性能和硬件实现的资源消耗上找到了一个较优的结合点。
高速处理器与慢速设备之间的接口是电子系统设计中经常遇到的问题。以液晶显示器为例,提出了一种以FPGA为基础的快速接口电路设计方案。该方案可有效地减小慢速设备对高速处理器的影响。
在OFDM系统的实现中，高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上，研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数，极大地提高了处理速度。此结构控制单元简单，便于模块化设计。经硬件验证，达到设计要求。在系统时钟为100MHz时，1024点18位复数FFT的计算时间为13μs。
锁相环被广泛应用于电力系统的测量和控制中。介绍了一种新型的基于比例积分控制逻辑的全数字锁相环。通过对其数学模型的分析，阐述了该锁相环的各项性能指标与设计参数的关系，并由此提出了具体的设计方法，同时提供了一个基于MAX+PLUS II软件和FPGA器件完成的设计实例。仿真和实测结果表明了该锁相环设计方法的正确性和易实现性，也验证了该锁相环的良好性能。
阐述了基于VXI总线的时钟源模块的组成及基本原理。在该时钟源模块中,用FPGA器件实现VXI总线寄存器基接口电路,用ECL器件完成功能电路,采用移位寄存器实现可编程延迟时间的调节。该时钟源模块具有经济实用等特点。
以黑白四画面处理器为例,介绍了视频监控系统中基于FPGA器件和单片机的多画面处理器的设计方法,简述了FPGA 器件XCS05XL的特点和工作原理,讨论了单片机μPD78F0034与I2C总线存储器X24C16的接口方法以及用μPD6453叠加字符的基本方法,同时概述了使用帧存储器AL422应注意的几个问题。
