【VIVADO】|【VIVADO】专题_AET电子技术应用

解读VIVADO

VIVADO设计套件，是FPGA厂商XILINX公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。当设计人员在汽车、消费类、工业控制、有线与无线通信、医疗等众多应用中采用新一代“All-Programmable”器件来实现可编程逻辑或者可编程系统集成时，VIVADO工具有助于提高他们的生产力，尤其是进行新一代设计。

专注于集成的组件——为了解决集成的瓶颈问题，VIVADO 设计套件采用了用于快速综合和验证C 语言算法IP 的ESL 设计，实现重用的标准算法和RTL IP 封装技术，标准IP 封装和各类系统构建模块的系统集成，模块和系统验证的仿真速度提高了3 倍，与此同时，硬件协仿真性能提升了100倍。

专注于实现的组件——为了解决实现的瓶颈，VIVADO工具采用层次化器件编辑器和布局规划器、速度提升了3 至15 倍，且为SystemVerilog 提供了业界最好支持的逻辑综合工具、速度提升4 倍且确定性更高的布局布线引擎，以及通过分析技术可最小化时序、线长、路由拥堵等多个变量的“成本”函数。

精彩，从这里展开……

VIVADO问与答

为何要打造全新的工具套件而不是对设计套件进行升级？

客户需要一个全新的设计环境以提升生产力、缩短产品上市时间、超越可编程逻辑、实现可编程系统集成等。为了响应客户的需求，赛灵思工程师从2008 年开始付诸行动，打造出了Vivado 工具这一巅峰之作。
Vivado工具能解决当前设计人员面临的哪些主要挑战？

“All-Programmable”器件不只是涵盖可编程逻辑设计，还涉及到可编程系统集成，要在更少的芯片上集成越来越多的系统功能。为了构建上述系统，我们会面临一系列全新的集成和实现设计生产力瓶颈，这是我们必须要解决的问题：集成瓶颈，集成C 语言算法和RTL 级IP，混合DSP、嵌入式、连接功能、逻辑领域，模块和“系统”验证，设计和IP 重用，实现瓶颈，层次化芯片布局规划与分区，多领域和多晶片物理优化，多变量“设计”和“时序”收敛的冲突，设计后期发生的ECO及变更引起的连锁反应。
学习使用Vivado 设计套件难不难？

学习使用按钮式Vivado集成开发环境(IDE) 对大多数用户而言应当相对比较简单，特别是用户已有ISE PlanAhead工具的使用经验，那就更容易了。随着用户不断熟悉Vivado IDE，还可利用不断推出的新特性以及GUI 内置的分析和优化功能，轻松优化性能、功耗和资源利用。
Vivado 仿真器与ISim有什么不同？

Vivado 仿真器采用全新的引擎，紧密集成于Vivado IDE中。该引擎的速度比ISim 快3 倍，而占用的存储器容量却仅为一半。它完全集成于Vivado IDE，能够通过TCL 更好地控制仿真器操作。