随着现代雷达领域的电磁频谱不断拓宽，对接收机的带宽也提出了要求。而宽带的接收机必然需要宽带的频率源，将宽带信号下变频到窄带的中频信号，以便处理。在宽带频率源的设计上，传统的直接频率合成技术需要大量的分频器、倍频器和滤波器等，体积大，不利于设备的小型化。DDS（直接数字频率合成技术）输出的频率较低，不适合直接应用在宽带系统中，且其有限量化位会带来不易控制的杂散。而使用由鉴相器、滤波器和VCO等组成的PLL（锁相环）系统，只要VCO选择在所需的带宽之上，设计难度就不会太大。

    本论文需要设计一宽带频率源，具体指标为：频带范围4 GHz~8 GHz;相噪小于-80 dBc/Hz@10 kHz;杂散小于-60 dBc;变频时间小于30 μs;频率分辨率为10 MHz;功率大于-10 dBm。
1 频率源设计
1.1 器件选择
    本文采用基于锁相环的设计方法， 锁相环框图如图1所示。

其中Fref为参考输入,一般由晶振提供。Fout为最终输出频率。
    本文选择Hittite公司的PLL芯片HMC702，该芯片内置了R分频器、鉴相器和N分频器，最高支持14 GHz的频率，相噪杂散水平也十分优异，有小数模式和整数模式可供选择。而VCO的选择，根据频率范围，选择HMC586。它是一款MMIC宽带VCO，图2为其调节电压和频率之间的关系图,从图中可以看出其可以覆盖4 GHz~8 GHz[1]。
1.2 环路滤波器设计
    如图1所示,环路滤波器在环路中处于鉴相器和VCO之间，不但可以滤除来自晶振的噪声、鉴相器本身的输出噪声和载频分量以及减少鉴相频率的泄露，还可以滤除来自VCO的噪声,但最重要的是建立起环路的动态特性[2]。
　    由图2可以看出,在4 GHz~8 GHz时，VCO的调节电压约为0.8 V~14.2 V，而HMC702所能给出的电压为0.5 V~4.5 V[3],所以需采用有源环路。这里采用AD公司的OP184运放，该运放为轨到轨运放，噪声为3.9 nV/√Hz，适合应用于有源环路中。另外由于系统5 V供电，所以需要采用升压电路将5 V电压升到16 V。滤波器的设计采用Hittite PLL Design软件进行设计。为了获得尽可能快的变频速度，环路带宽需尽量宽。但是为了利于设备的小型化，晶振使用的是某国产贴片晶振，相噪并不十分理想,为了滤除晶振的噪声,环路带宽需要足够窄[4]。这里结合设计指标，并利用Hittite PLL Design进行仿真，最终设定环路带宽为250 kHz，相位裕度为80°，计算得到的四阶有源环路滤波器如图3所示。

1.3 芯片寄存器操作及控制电路设计
    HMC702中R分频器系数、N分频器系数等通过内部寄存器进行设定。以SPI协议的形式向内部寄存器写数据。设定芯片工作在整数分频模式，电荷泵电流为4 mA，需要对寄存器01h、03h、06h、07h、08h、12h、0Fh进行写数据。01h控制芯片内部各个模块的使能；03h控制R分频，因为要获得10 MHz的频率分辨率，且HMC702内部环路中存在固定的2分频，根据式1可得当晶振为50 MHz时，R分频系数需设定为10；06h控制鉴相器延迟；07h控制电荷泵电流；08h控制电荷泵偏移电流；12h控制分频模式；0Fh控制N分频器系数，即控制输出频率，该寄存器由外部主机写入。
     
   控制电路采用Xilinx公司的XC3S200 FPGA，系统加电后，由FPGA写入前6个寄存器的值，每个寄存器的写入时序如图4所示， 前6 bit为对应寄存器地址，后24 bit为寄存器的值。

    然后系统接受外部频率字变频,设定频率字为14 bit，为减少连线并加快传输速度，采用了串行输入和SPI协议。FPGA读取外部以SPI协议输入的14 bit频率字，再封装成31 bit以图4的时序写进PLL芯片, 即可完成变频。
2 测试系统设计
2.1 硬件设计
    频率源的测试方法是，以SPI协议写入14 bit频率字，然后使用对应仪器观察相噪、变频时间等指标。
    利用PC机编写相应软件，并以PC机自带的RS232串口输出控制信号实现变频，是一种十分方便、直观的测试方法。这就涉及到串口协议到SPI协议的转换。为了实现该功能，设计如图5所示的框图。

    由PC经串口发出的信号，经过MAX232转为TTL电平，送入FPGA后转为SPI协议，SCLK为时钟，SDI为数据，CS为使能信号。由于所需频率字为14 bit，而串口一次只能发8 bit，所以采用发送两次串口数据，其中最高位为识别位，其余7 bit为数据位，再将其组合成14 bit数据。Verilog编写程序时，规定如先检测到最高位为0的8 bit数据，再检测到最高位为1的8 bit数据，即将这两组数据组合，再转为图4所示的SPI数据格式。
2.2 软件设计
    采用PC串口工具发送数据时，可以采用串口调试工具。但本论文需要连续发两次，还需具体计算，比较麻烦。为了测试的方便，采用Matlab的串口函数来控制串口，并采用其GUI编程编出一简易的图形界面。关键代码如下，发两组数据，第一组最高位为0，第二组最高位为1。
    freq = str2double(get(handles.freq,'string'))/10;
    zero8=bitset(uint8(bi2de(bitget(freq,8:14))),8,0);
    one8=bitset(uint8(bi2de(bitget(freq,1:7))),8,1);
    s=serial('com7','BaudRate',9600,'DataBits',8);
    fopen(s);
　　    fwrite(s,zero8,'uint8');
　　    fwrite(s,one8,'uint8');
    fclose(s);
　　    delete(s);
3 测试结果
    首先测试由4 GHz变频到6 GHz的变频时间。采用示波器测试VCO的Vtune端口电压变化情况。测试结果如图6所示，图中曲线1的下降沿，表示SPI数据已经写进芯片的时刻。变频时间约为19.7 μs。SPI时钟50 MHz，读14 bit，写31 bit所需时间为0.9 ?滋s。所以从外部控制字写完到实现变频所需时间约为20.6 ?滋s,小于30 μs。

    接着测量相噪杂散水平，为了证明其宽带变频和10 MHz的频率分辨率，分别给出4.32 GHz、6 GHz、8 GHz的测试结果，如图7所示。其中图7(a)为4.32 GHz,span为100 kHz，RBW为100 Hz,所以此时相噪为-88.2 dBC/Hz@10 kHz；图7(b)为6 GHz,span为100 kHz，RBW为100 Hz，所以此时相噪为-95.4 dBC/Hz@10 kHz；图7(c)为8 GHz, span为20 MHz，RBW为10 kHz,可见此时出现了-62.7 dBc的杂散，此杂散偏离中心频率5 MHz为鉴相频率泄露造成。

    本论文设计了基于锁相环的C波段宽带频率源，由以上测试结果看，所有指标均满足要求，设计获得成功。所以利用锁相环结构配合宽带VCO，是设计宽带频率源的有效方法。对于控制方式为SPI协议的系统，测试时采用PC串口转SPI协议,是一种非常方便、直观的测试方法。
参考文献
[1] Hittite Microwave Corporation. HMC586LC4B Datasheet[EB/OL].2011.[2012-2-24].http://www.hittite.com/content/documents/data_sheet/hmc586lc4b.pdf.
[2] 潘玉剑，张晓发，袁乃昌. 基于HMC830的低相噪低杂散频率源的设计[J]. 电子设计工程，2011,19(19):180-182.
[3] Hittite Microwave Corporation. HMC702LP6C Datasheet[EB/OL].2011.[2012-2-24].http://www.hittite.com/content/documents/data_sheet/hmc702lp6c.pdf.
[4] Gardner, FLOYD M.锁相环技术[M]. 姚剑清，译.北京： 人民邮电出版社，2007.