文献标识码： A
文章编号： 0258-7998(2012)11-0048-03
随着便携式电子产品的飞速发展，集成电路电源电压不断降低，迫使输入输出信号摆幅大大减小[1]，严重影响运算放大器（以下简称运放）的工作性能，甚至使其不能正常工作。为了提高运放的信噪比，通常需要输入输出信号范围能够达到整个电源电压，即轨对轨(Rail-to-Rail)。Rail-to-Rail运放的输入级通常采用PMOS和NMOS并联的互补差分对结构,但这种结构会使输入级跨导在整个共模输入范围内变化一倍[2]，这不仅会引起环路增益和单位增益带宽变化很大,也使频率补偿变得十分困难。因此，要求Rail-to-Rail运放的输入级在整个共模输入范围内保持恒定的跨导。
本设计采用3倍电流镜法[3]控制互补差分对作为输入级,不但满足了Rail-to-Rail的共模输入电压范围的要求,而且具有良好的恒跨导特性。运放采用浮动电流源控制的前馈式AB类输出级，在精确控制输出晶体管电流的同时，满足了Rail-to-Rail输出电压动态范围的要求。运放采用带有悬浮电流源结构的折叠共源共栅电路作为中间增益级，除实现电流求和及稳定静态输出电流的功能外,还可提高环路增益。
1 电路结构设计及分析
1.1 低压Rail-to-Rail输入级
通常，运放的输入级采用匹配性能好、失调和温漂均很小的差分放大电路，其典型结构的共模差分输入变化范围有两种，如图1所示。
在图1(a)中，对NMOS差分对管(M1、M2)来说，在低共模输入信号下不能正常工作。其共模输入电压范围为：
可见，当共模输入电平从电源到地变化时，输入级的跨导gm变化1倍。若将其运用于带有反馈回路的运放中，其环路增益也变化1倍，失真增大[4]；当跨导变化1倍，单位增益带宽将相应变化1倍，使得相位裕度减小，运放稳定性变差；由于运放的增益带宽积与输入级跨导是成正比的，所以跨导变化也会阻碍频率补偿。因而，输入级设计的关键是要使得跨导在整个共模输入电压范围内保持恒定。
本文设计的恒跨导Rail-to-Rail运算放大器采用3倍电流镜法控制互补差分对作为输入级来实现跨导恒定，其电路结构如图2所示。M10、M13是两个电流开关，分别控制由M11～M12、M14～M15组成的两个放大倍数为1:3的电流镜。由前面分析可知,共模输入电压将跨导分为三部分：(1)当VONN<Vcm<VONP时，跨导最大，为Vcm在其他区间时的2倍。由于工作在强反型区的MOS管跨导与漏电流的平方根成正比，所以，若使两对MOS管单独导通的尾电流为其同时导通时的尾电流的4倍，则整个共模输入范围内输入级跨导就会保持恒定。(2)当VSS<Vcm<VONN时，只有PMOS差分对管导通，开关M13闭合，尾电流被M13引到由M14～M15组成的1:3的电流镜，此时尾电流是原来的4倍。(3)当VONP<Vcm<VCC时，只有NMOS差分对管导通，此时尾电流为原来的4倍。只有当VONN<Vcm<VONP时，开关M10和M13都断开，两个差分对都导通，就实现了输入级跨导在Rail-to-Rail的共模输入范围内恒定。
1.3 前馈式AB类Rail-to-Rail输出级
Rail-to-Rail运放的输出级一般采用具有较高转换效率的AB类输出结构。在低压设计中，常采用前馈式AB类输出级和反馈式AB类输出级[4]两种结构。由于前馈式AB类输出级晶体管输出电流易于控制，而且电路结构简单、稳定性好，所以本文采用浮动电流源控制的前馈式AB类输出级电路，结构如图3所示。
图3中，M36、M37为输出晶体管，M26、M27构成AB类控制电路，M26、M30、M31、M37以及M27、M34、M35、M36构成两个线性回路，控制输出管的静态电流[5]。M36、M37的栅极电压受AB类控制电路M26、M27控制，在降低栅极间电压对电源、工艺的敏感性的同时，大大地减小了电路面积。从图中可以得出：
为了保证输出静态电流不受共模输入电压的影响，加入浮动电流源M24、M25，它与AB类控制电路具有相同结构，不但补偿了AB类控制电路对电源电压的依赖性，而且也提高了电路的电源抑制比。
2 整体电路及仿真结果
本文设计的3.3 V恒跨导Rail-to-Rail CMOS运算放大器的整体电路如图4所示。
本文基于SMIC 0.18 μm工艺模型，在3.3 V的电源电压下，对设计的运算放大器进行了仿真验证。图5为运放的幅频与相频特性曲线,负载电阻为5 kΩ，电容为5 pF，直流增益为120 dB，单位增益带宽为5.98 MHz，相位裕度为66°。
本文基于SMIC 0.18 μm工艺模型，设计了一种低压、恒跨导、Rail-to-Rail运算放大器，其输入级采用3倍电流镜技术来使输入级跨导恒定；输出级采用前馈式AB类输出结构，在精确控制输出晶体管电流的同时使输出电压范围达到Rail-to-Rail全摆幅。仿真结果表明,输入级总跨导在整个共模输入电压范围内变化率仅为2.45%，直流增益为120 dB，电源抑制比为97.7 dB，共模抑制比为101.2 dB，单位增益带宽为5.98MHz，静态功耗仅为0.18 mW。在3.3 V电源电压下,该运算放大器输入输出达到Rail-to-Rail全摆幅，有较高的直流开环增益、电源抑制比和共模抑制比，并具有良好的恒跨导特性和较低的功耗。该运算放大器可以广泛应用于手机、PDA等以电池供电的便携式电子产品中。
参考文献
[1] HUIJSING J H，LINEBARGER D.Low-voltage operational amplifier with Rail-to-Rail input and output ranges[J].IEEE Journal of Solid-State Circuits，1985，20(6)：1144-1150.
[2] AHMADI M M.An adaptive biased single-stage CMOS operational amplifier with a novel Rail-to-Rail constant-gm input stage[J].Analog Integrated Circuits and Signal Processing，2005，45(1)：71-78.
[3] LIPKA B，KLEINE U.Design of a complementary folded cascode operational amplifier[C].Proceedings of IEEE International SOC Conference.Belfast，North Ireland，2009：111-114.
[4] 杨银堂，李晓娟，朱樟明，等.低压低功耗运算放大器结构设计技术[J].电路与系统学报，2005，10(4)：95-101.
[5] 邓红辉，尹勇生，高明伦.1.5 V低功耗CMOS恒跨导轨对轨运算放大器[J].科技导报，2009，27(23)：57-61.