头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 基于Verilog HDL的CMOS图像敏感器驱动电路 使用Verilog语言设计时序逻辑具有很高的效率。结合CMOS敏感器特性可以方便地开发出驱动时序电路。但必须对CMOS图像敏感器的信号分析准确，正确分离那些独立的信号和共用的信号，用时序逻辑设计驱动信号，用组合逻辑实现不同采集过程时间上的分离。布线延迟是必须考虑的，采用流水线技术可以预测延迟，保证信号的正确性。虽然文中并未给出像素ADC输出的存储电路，但实际上直接使用TriAdc信号作为SRAM的片选，ClaAdc的低电平作为写信号，SRAM的地址在ClkAdc的上升沿增加、下降沿写入。这样就可以完成图像数据的存储。以上Verilog程序在FLEXl0kl0上布线实现。经示波器观察逻辑正确，CMOS敏感器正常工作。 发表于：2011/8/19 基于SoPC/NIOS II的信号发生器设计与实现 运用基于NIOS II嵌入式处理器的SoPC技术，设计了一个任意信号发生器，不仅可以输出正弦波、方波、三角波和锯齿波等常见波形，且各波形的频率和幅度可调，可根据用户需要进行现场编程，具有控制灵活、输出频率稳定、准确、波形质量好和输出频率范围宽等优点。 发表于：2011/8/18 CPLD在有源电力滤波器中的应用 针对谐波污染问题，设计并实现了一种由上、下位机组成的并联型有源电力滤波器。以TMS320C5416 DSP为核心的下位机控制模块为背景，重点介绍了CPLD对其外围器件的逻辑接口设计，主要包括外围器件的片选和读写控制、DSP的中断管理和时钟信号的分频处理等。开发软件使用QuartusⅡ，通过硬件描述语言VHDL对其功能进行描述，并在波形编辑器中完成逻辑时序的仿真。 发表于：2011/8/18 2015年12英寸晶圆产量将增长近一倍 到2015年，代工厂商和集成设备制造商(IDM)将利用12英寸晶圆生产87.53亿平方英寸的硅片，而2010年是47.994亿，五年的复合年度增长率为12.8%。今年，IDM将利用12英寸晶圆生产大约56.085亿平方英寸的硅片。 发表于：2011/8/18 台积电28nm不乐观 Q4仅能贡献1%的收入 台积电是众多无工厂半导体企业的命根，但近两年这家全球头一号代工厂却屡屡令人失望。现如今40nm是大放异彩了，下一代28nm却有重蹈覆辙的倾向。 发表于：2011/8/18 基于89C55和FPGA的频率特性测试仪 频率特性是一个系统(或元件)对不同频率输入信号的响应特性，是一个网络最重要的特性之一。幅频特性和相频特性综合称为频率特性。测量频率的方法有点频法和扫频法。传统的模拟式扫频仪价格昂贵、体积庞大，不能直接得到相频特性，给使用带来诸多不便。为此，设计了数字扫频式频率特性测试仪。 发表于：2011/8/18 基于FPGA的外部存储器设计 本文介绍了FPGA外部存储器的设计方法，可以有效地解决雷达实时信号处理过程中海量数据的存储问题，同时也可以充分利用FPGA去控制SDRAM和FLASH，不仅保证了资源的充分利用，也可以有效地满足信号处理过程中的高速实时的要求。另外，可以根据FPGA型号的不同，适当地更改外部存储器，以满足不同的应用场合。 发表于：2011/8/18 利用Spartan-6设计智能驱动控制系统 赛灵思设计服务部(XDS)已经为ISM领域的一家主要厂商开发出了一款基于FPGA、支持CANopen和EtherCAT接口的电机控制平台原型来解决这些问题。赛灵思设计服务部的工作是设计并实现一个功能齐备的模块化系统，以便在客户的新一代智能驱动器中重用。通过在模块化系统架构中集成赛灵思Spartan-6 FPGA SP605评估套件基础目标设计平台以及第三方IP核，提供先进的电机控制算法和工业网络支持，实现了一款高效、可扩展的设计方案。 发表于：2011/8/18 基于PXIE总线的高速CCD数字图像采集系统设计 本文介绍了一种基于PXIE总线和Camera Link协议的高速CCD图像采集系统的设计方案。该方案给出了一种Camera Link硬件接口电路的设计思路，并且选用Xilinx公司的Virtex-5 LX50T型FPGA作为整个采集系统的核心处理器，同时对Virtex-5自带的IPcore进行研究和开发，实现Camera Link采集卡通过PXIE总线与上位机进行串行通信。在试验过程中，FPGA设计灵活，开发周期短的优点充分得以体现，为下一步的高速图像采集系统的研制奠定了基础。 发表于：2011/8/18 基于FPGA的FIR数字滤波器的优化设计 FPGA最明显的优势在于其实现数字信号处理算法的并行性，可以显著提高滤波器的数据吞吐率，随着FPGA技术的不断发展，现在的FPGA不仅包含查找表、寄存器、多路复用器、分布式块存储器，而且还嵌入专用的快速加法器、乘法器和输入／输出设备，因而成为高性能数字信号处理的理想器件。而在FPGA中，数字滤波器不同的实现方法所消耗的FPGA资源是不同的，且对滤波器的性能影响也有较大差异。基于此，本文从FIR滤波器的系数考虑，采用CSD编码，对FIR数字滤波器进行优化设计。 发表于：2011/8/18 <…359360361362363364365366367368…>
