头条 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新资讯 基于FPGA的跳扩频信号发送系统设计 依据跳扩频通信信号的需求，设计了以FPGA和DDS为架构，用VHDL语言编程实现的跳扩频信号发送系统，该系统能以连续的4．8 Kb／s的速率、在108～155．975 MHz范围内宽间隔跳频发送数据。本设计的主要优点是采用了软件无线电技术，使用高速、高稳定性和高可靠性的集成芯片，体积小重量轻，性价比高。实验结果证明，该跳频信号发送系统可在其外部参数可控的情况下，稳定地传送全频段跳频信号，具有较高的应用价值。 发表于：2011/3/28 FPGA研究设计平台不断推动网络发展 斯坦福大学与赛灵思研究实验室(XilinxResearchLabs)联手，正在开发专门面向研究社群的第二代高速网络设计平台NetFPGA-10G。该新型平台预计年内完成，其采用最先进的技术，能够帮助研究人员迅速构建高速复杂的原 发表于：2011/3/28 基于SOPC技术的事故现场处理平台设计与实现 本文介绍了利用SOPC设计方法，以Altera公司的Nios软核处理器为核心完成的事故现场处理平台的设计。就其中最重要的两部分——SCCB总线控制模块和SRAM读写控制模块的具体实现做了详细介绍，并给出了SRAM写控制器的实际仿真结果。最后，总结了SOPC的设计方法。 发表于：2011/3/27 基于FPGA的高性能DAC芯片测试与研究 D/A转换器作为连接数字系统与模拟系统的桥梁，不仅要求快速、灵敏，而且线性误差、信噪比和增益误差等也要满足系统的要求[1]。因此，研究DAC芯片的测试方法，对高速、高分辨率DAC芯片的研发具有十分重要的意义。 发表于：2011/3/27 基于FPGA的高效FIR滤波器设计与实现 给出了一种基于FPGA的数字滤波器的设计方法。该方法先通过MATLAB设计出一个具有具体指标的FIR滤波器， 再对滤波器系数进行处理， 使之便于在FPGA中实现， 然后采用基于分布式算法和CSD编码的滤波器结构进行设计， 从而避免了乘法运算， 节约了硬件资源，其流水线的设计方式也提高了运行速度。Matlab和Modelsim仿真表明， 该设计功能正确， 能实现快速滤波。 发表于：2011/3/26 基于CPLD的CCD信号发生器的研究 本文设计了一种基于CPLD的可编程高精度CCD信号发生器。充分利用CPLD的可编程性．模拟出满足系统要求的CD信号，输出信号频率达到1IMHZ。 发表于：2011/3/26 高精度DDFS信号源FPGA实现 本文的创新点为对DDFS设计进行优化，充分利用Cyclone II系列FPGA的片上资源，产生了最高频率可达9．312 5 MHz．最低频率分量及频率分辨率低至MHz量级的正弦信号。通过进一步优化DDFS各模块的性能，如减少相位累加器、数据取补码等模块的运算时间，进一步提高系统工作的最高频率；进一步优化后级滤波网络的特性等，就可以获得性能曲线更平滑，输出频率更高，带负载能力更强的优质的信号源。同时还可以增加FFT算法模块，对信号进行频谱分析等其他功能。 发表于：2011/3/26 宏力半导体成为领先的微控制器晶圆代工厂 上海宏力半导体制造有限公司 (宏力半导体)，专注于差异化技术的半导体制造业领先企业之一，宣布其专为微控制器(MCU)开发的涵盖高端及低端应用平台的工艺制程均已经成功量产，包括低本高效的OTP ，高性能的eFlash (嵌入式闪存)以及EEPROM制程平台。 发表于：2011/3/25 法国DOCEA：用架构性工具设计实现低功耗芯片和系统设计 不久前，华兴万邦分析师看到了国内一些芯片设计公司在算法等方面极富创新，但是流片回来的系统级芯片(SoC)却因局部温度过高，或者设计不能达到预定功耗目标而花费大量的时间修改芯片布局和重新进行后端设计。这延长了产品的上市时间，因此国内厂商需要新的工具来实现架构性的功耗和热性能优化，为此华兴万邦走访了提供这种工具的新兴EDA厂商DOCEA公司。 发表于：2011/3/25 一种空间相机的数据通信系统设计 在空间相机数据采集应用中，为了满足电路板体积重量以及可扩展性的要求，利用FPGA作为主控芯片，控制相机进行数据采集和传输。在数据通信系统中，FPGA替代了传统的单片机作为CAN总线的主控制器，并给出了详细的硬件电路设计方法。在对CAN协议控制器SJA1000进行功能及时序分析后，利用硬件语言对其通信流程进行设计。实践证明，在严格的时序逻辑下，FPGA能够控制CAN总线稳定正确地对相机数据进行收发。 发表于：2011/3/25 <…420421422423424425426427428429…>
