头条 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新资讯 一种对CCSDS删除卷积码的盲解码方法 介绍了CCSDS标准的删除卷积码的编译码原理，以理论推导出的等效校验矩阵为先验知识，通过构造线性方程组，识别出删除卷积码的删除图案和码头，进而提出了一种删除卷积码的盲解码方法。仿真结果表明，在信噪比大于5 dB的加性高斯白噪声信道中，能实现所有CCSDS标准删除卷积码的盲解码。 发表于：2011/1/4 基于Spartan-3 FPGA的DSP功能实现方案 Spartan-3FPGA能以突破性的价位点实现嵌入式DSP功能。本文阐述了Spartan-3FPGA针对DSP而优化的特性，并通过实现示例分析了它们在性能和成本上的优势。所有低成本的FPGA都以颇具吸引力的价格提供基本的逻辑性能，并能满足广泛的多用途设计需求。然而，当考虑在FPGA构造中嵌入DSP功能时，必须选择高端FPGA以获得诸如嵌入式乘法器和分布式存储器等平台特性。Spartan-3FPGA的面世改变了嵌入式DSP的应用前景。虽然Spartan-3系列器件的价位可能较低，但它们同样具有DSP设计所需的平台特性。这些平台特性能够以较高的面积利用率实现信号处理功能，使设计达到更低价位点。Spartan-3器件用作协处理器或预/后处理器是非常理想的，它们将运算密集型功能从可编程DSP上卸载下来以增强系统性能。1针对DSP而优化赛灵思公司的Spartan-3器件采用90nm工艺技术以及300mm晶圆，大大降低了FPGA的成本。与此同时，这些器件还包括诸如嵌入式18×18位乘法器、大块存储器(18kb)、分布式RAM以及移位寄存器等关键DSP资源。这些高级特性意味着采用Spartan-3FPGA，能以比其它竞争 发表于：2011/1/3 基于FPGA片上PowerPC在VxWorks下的千兆网通信 当前，SoC 向着面积更小，速度更高的方向发展，百兆网通信已不能满足人们的生产和工作需要，用千兆网通信成为工作中迫切的要求，用FPGA实现千兆网的通信，有二种模式可以选择，其一，编写一个IP软核，其二，用FPGA内嵌的MAC内核。方法一的灵活性大，但要实现并不容易，因此，赛灵公司将其归为收费IP;方法二中的MAC的三态可配置特性为我们实现千兆网通信提供了可能，本文就是基于此内嵌的Ethernet MAC模块，在VxWorks操作系统下成功实现了千兆网的通信。 发表于：2010/12/31 基于PSoC的可编程电力线通信解决方案 赛普拉斯日前针对通过现有电力线进行数据通讯的应用，推出全球首款真正可编程的解决方案。新型赛普拉斯电力线通讯（PLC）解决方案利用赛普拉斯的 PSoC可编程片上系统所具有的模拟和数字资源，除通讯功能外还集成了许多功能，例如电源管理、系统管理和LCD驱动。除了具有灵活性和高集成度之外，这一新型解决方案还具有业界领先的可靠性，其不需重复发送的数据包成功率可达97%，可重复发送的情况下通过内嵌的代码可达100%。该解决方案可灵活应用于高压和低压电力线，用于照明、工业控制、家庭自动化、自动读表和智能能源管理等应用。 发表于：2010/12/30 中国芯片如何突破 需从政策与体制中破解 曾经出现在芯片产业发展中的种种问题，正高悬于更多的新兴行业之上，如何避免相同的问题被复制，更多地需要从产业扶持政策与体制中破解。 发表于：2010/12/29 FPGA/CPLD状态机的稳定性设计 随着大规模和超大规模FPGA/CPLD器件的诞生和发展,以HDL(硬件描述语言)为工具、FPGA/CPLD器件为载体的EDA技术的应用越来越广泛.从小型电子系统到大规模SOC(Systemonachip)设计,已经无处不在.在FPGA/CPLD设计中,状态机是最典型、应用最广泛的时序电路模块,如何设计一个稳定可靠的状态机是我们必须面对的问题. 1、状态机的特点和常见问题 标准状态机分为摩尔(Moore)状态机和米立(Mealy)状态机两类.Moore状态机的输出仅与当前状态值有关,且只在时钟边沿到来时才会有状态变化.Mealy状态机的输出不仅与当前状态值有关,而且与当前输入值有关,这一特点使其控制和输出更加灵活,但同时也增加了设计复杂程度.其原理如图1所示. 根据图1所示,很容易理解状态机的结构.但是为什么要使用状态机而不使用一般时序电路呢?这是因为它具有一些一般时序电路无法比拟的优点. 用VHDL描述的状态机结构分明,易读,易懂,易排错; 相对其它时序电路而言,状态机更加稳定,运行模式类似于CPU,易于实现顺序控制等. 用VHDL语言描述状态机属于一种高层次建模,结果经常出现一些出乎设计者 发表于：2010/12/29 基于CPLD内部的反向器实现振荡器应用 使用CPLD内部的资源施密特触发器和反相器,只需外加一个RC就可以设计出一个稳定的振荡器，为CPLD或外围器件提供时钟源。灵活方便的设计及低成本的特性，使之具有很好的产品商业使用价值。 发表于：2010/12/29 基于CPLD的可编程宽频高精度CCD信号发生器设计 本文设计了一种基于CPLD的可编程宽频、高精度CCD信号发生器。充分利用CPLD 的可编程性，模拟出CCD在各种复杂环境下的采集信号，同时满足系统对波形和时序的要求， 输出信号频率达到11MHz。 发表于：2010/12/29 数频率校正的FPGA实现 O引言在无线电接收机系统中，由于会受到发射机运动、接收机运动和标准频率随时间动态变化等因素的影响，其接收机接收信号往往会发生频率偏移，因而需要进行频偏校正。在扩频通信系统中，频偏 发表于：2010/12/29 安富利公司庆祝上市50周年 全球领先的技术分销商安富利公司（NYSE: AVT），已于2010年12月15日星期三敲响纽约证交所收市钟，庆祝该集团在纽约证券交易所（NYSE）上市50周年。敲钟活动的视频文档可以在安富利公司网站上观看。2010年安富利旗下的安富利电子元件也在庆祝其进入亚洲市场15周年。 发表于：2010/12/28 <…441442443444445446447448449450…>
