高速可配置RSA密码协处理器的ASIC设计AET-电子技术应用-最丰富的电子设计资源平台

高速可配置RSA密码协处理器的ASIC设计
所属分类：技术论文
上传者：aet
文档大小：179 K

所需积分：0分积分不够怎么办？
文档介绍：提出了一种基于嵌入式系统的高速、可配置RSA密码协处理器的ASIC设计方案，可实现256 bit到2 048 bit的RSA加密运算。为了提高运算速度，采用改进的高基模乘算法和流水线结构；为了消除协处理器与内存之间的通信速度瓶颈，使用DMA直接访问方式；同时，数据输入输出都使用双口存储体，形成加解密数据流，本文将该加解密协处理器简称为SPU（Streaming Processing Unit）。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动