基于Verilog的RISC MCU中断系统的设计与验证AET-电子技术应用-最丰富的电子设计资源平台

基于Verilog的RISC MCU中断系统的设计与验证
所属分类：技术论文
上传者：aet
文档大小：184 K

所需积分：0分积分不够怎么办？
文档介绍：详细论述了4位RISC MCU中断系统的Verilog设计实现过程。该MCU采用PIC两级流水线结构，含4个中断源，2级优先级。最后通过整体的RISC MCU IP核对其中断系统进行完整的程序测试，完成功能与时序的仿真与验证。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动