异步FIFO的VHDL设计AET-电子技术应用-最丰富的电子设计资源平台

异步FIFO的VHDL设计
所属分类：教程\|讲义
上传者：nara
文档大小：86 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：给出了一个利用格雷码对地址编码的羿步FIFO 的实现方法，并给出了VHDL 程序，以解决异步读写时钟引起的问题。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。