基于DSP和FPGA的实时图像压缩系统设计AET-电子技术应用-最丰富的电子设计资源平台

基于DSP和FPGA的实时图像压缩系统设计
所属分类：技术论文
上传者：aet
文档大小：337 K

所需积分：0分积分不够怎么办？
文档介绍：提出了一种基于高频帧摄像头的高频帧实时图像压缩技术,以此技术为基础,使用TMS320CDM642和EP2C35 FPGA相结合,设计了一种高频帧实时图像处理器硬件系统.该系统采用2片SRAM乒乓结构,以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000压缩算法，实现,100帧/s的压缩速度,系统同时解决了图像压缩中容量和速度的问题,实验了采集和压缩过程的同步进行,大大提高了图像压缩速度.
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动