一种带Cache的嵌入式CPU的设计与实现AET-电子技术应用-最丰富的电子设计资源平台

一种带Cache的嵌入式CPU的设计与实现
所属分类：参考设计
上传者：aet
文档大小：353 K

所需积分：0分积分不够怎么办？
文档介绍：基于FPGA平台实现了嵌入式RISC CPU的设计.根据项目要求,实现指令集为MIPS CPU指令集的一个子集,分析指令处理过程,构建了嵌入式CPU的5级数据通路.分析了流水线产生的相关性问题,采用数据前推技术和软件编译结合的解决方案.给出了控制单元,运算单元,指令Cache的实现与设计.在FPGA平台上实现并验证了CPU的设计.
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动