基于Verilog HDL的CMOS图像敏感器驱动电路设计AET-电子技术应用-最丰富的电子设计资源平台

基于Verilog HDL的CMOS图像敏感器驱动电路设计
所属分类：技术论文
上传者：aet
文档大小：210 K

所需积分：0分积分不够怎么办？
文档介绍：CMOS图像敏感器是近年来兴起的一类固态图像传感器。CMOS图像敏感器具有低成本、低功耗(是CCD耗的1/1000~1/100)、简单的数字接口、随机访问、运行简易(单一的CMOS兼容电池供给)、高速率(可大于1000帧／秒)、体积小以及通过片上信号处理电路可以实现智能处理功能等特点而得到广泛应用。有些CMOS图像敏感器具有标准的I2C总线接口，可方便应用到系统中。有些没有这类总线接口电路的专用CMOS图像敏感器需要增加外部驱动电路。由于CMOS敏感器的驱动信号绝大部分是数字信号，因此可采用FPCA通过Verilog HDL语言编程产生驱动时序信号。Verilog HDL语言是IEEE标准的用于逻辑设计的硬件描述语言，具有广泛的逻辑综合工具支持，简洁易于理解。本文就STAR250这款CMOS图像敏感器，给出使用Verilog HDL语言设计的逻辑驱动电路和仿真结果。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动