引言

碲锌镉（CZT）半导体探测器作为室温核辐射探测器件，凭借其优异的能量分辨率和本征探测效率，在核物理测量、医学影像（如PET/CT）、国防安检（爆炸物同位素识别）等领域展现出巨大的应用价值[1]。与传统碲镉（CdTe）探测器相比，CZT晶体的载流子迁移率-寿命乘积（μτ）更高、禁带更宽、漏电流更小以及能量分辨率更高[2]，这使其在便携式设备与空间探测领域具有显著优势。

专用集成电路（ASIC）作为CZT探测器的核心读出部件，对探测器系统级应用的最终性能起着关键作用。北京粒子与辐射成像教育部重点实验室完成了一种基于180 nm CMOS工艺的CZT探测器像素读出ASIC原型的研制[3]，该芯片在X射线光谱成像应用中噪声性能良好。针对传统X射线探测的多通道电荷读出电路面积大、功耗高的问题，中国科学院提出一种新型的多通道电荷读出电路结构[4]，该芯片通过将采样保持电路和相关双采样集成到输出缓冲器，大大地降低了整体芯片的功耗和面积。意大利的研究团队针对CZT晶体的线性阵列像素探测器，开发出快速低噪声电荷灵敏放大器[5]，在能量分辨率上获得了很好的效果。在科研项目的支持下，本课题组自研出应用于CZT的辐射探测ASIC芯片（GYFX16），芯片共17通路，其中16通路用于CZT阳极信号的读出，1通路用于CZT阴极信号的读出，该芯片集成电荷灵敏放大器、快慢成形电路、模数转换（ADC）及时间数字转换器（TDC）等功能模块，支持全局成形时间、增益参数配置及单通道基线补偿。

基于单片机的ASIC测试系统受时钟频率限制[6]，无法满足芯片高频时序要求，传统ASIC测试平台因固定逻辑架构，难以适配芯片可配置参数的动态调整需求；多通道数据采集时跨时钟域传输抖动会导致能量谱峰展宽，影响测量精度。现场可编程门阵列[7]（FPGA）凭借其亚纳秒级内部延时、400 MHz以上时钟管理能力及可重构逻辑资源，成为解决上述问题的理想选择。基于ALTERA的Cyclone IV[8]系列FPGA（EP4CE10F17C8N）集成PLL锁相环，可实现±0.1%频率精度的时钟，嵌入式异步FIFO模块支持200 MHz数据缓存，其硬件描述语言可编程特性为定制化时序控制提供了灵活解决方案。

本文研究面向CZT探测器读出芯片GYFX16的测试需求，构建基于FPGA的芯片测试系统：(1)使用MATLAB完成测试系统的PC上位机设计，实现数据的配置与显示；(2)基于FPGA实现配置寄存器时序信号的精度控制，满足GYFX16芯片配置寄存器模块的时序同步功能；(3)芯片的增益档位调节和线性度实测结果验证了所设计系统可实现GYFX16芯片的测试及控制。

本文详细内容请下载：

http://www.chinaaet.com/resource/share/2000007299

作者信息：

代天军1，刘华围1，周镱1，周章渝1，吴宗桂2

（1.贵阳学院 电子信息工程学院，贵州 贵阳 550005；

2.北京威志微电子科技有限公司，北京 100085）