一种片上嵌入式Flash测试接口的设计
2022年电子技术应用第10期
钱劲宇，强小燕，屈凌翔
中国电子科技集团公司第五十八研究所，江苏 无锡214072
摘要： Flash存储器具有功耗低、存储容量大、体积小等特点,被广泛应用于嵌入式系统。目前Flash存储器多数使用串行接口进行擦写测试，存在着测试效率低、测试成本高等问题。针对以上问题，设计并实现了一种片上嵌入式Flash的测试接口。结合片上嵌入式Flash的接口特点和时序要求，设计了基于多线SPI的测试接口，并在确保稳定性的情况下实现了对多块Flash存储器并行测试的设计，提高了测试速度。通过NCverilog仿真结果表明，该设计有效缩短了测试时间，达到了测试要求，并成功应用于一款32位浮点微处理器中。
中图分类号： TN402
文献标识码： A
DOI：10.16157/j.issn.0258-7998.222693
中文引用格式： 钱劲宇，强小燕，屈凌翔. 一种片上嵌入式Flash测试接口的设计[J].电子技术应用，2022，48(10)：31-35.
英文引用格式： Qian Jinyu，Qiang Xiaoyan，Qu Linxiang. Design of an on-chip Flash memory test interface[J]. Application of Electronic Technique，2022，48(10)：31-35.
文献标识码： A
DOI：10.16157/j.issn.0258-7998.222693
中文引用格式： 钱劲宇，强小燕，屈凌翔. 一种片上嵌入式Flash测试接口的设计[J].电子技术应用，2022，48(10)：31-35.
英文引用格式： Qian Jinyu，Qiang Xiaoyan，Qu Linxiang. Design of an on-chip Flash memory test interface[J]. Application of Electronic Technique，2022，48(10)：31-35.
Design of an on-chip Flash memory test interface
Qian Jinyu，Qiang Xiaoyan，Qu Linxiang
China Electronics Technology Group Corporation No.58 Research Institute，Wuxi 214072，China
Abstract： Flash has the charceteristics of low power consumption,large storage capacity and small volume,is widely used in embedded systems. Flash usually uses serial interface for erasing and programing test,which has the problems of low test efficiency and high test cost. The design and implementation of a test for Flash on chip is presented in this paper. By analyzing the interface and timing requirements of Flash on chip,a test interface based on multi-line SPI is designed,and the parallel test designed of Flash memories is realized under the condition of ensuring stability,which improves the test speed. The NCverilog simulation results show that the design effectively shortens the test time,meets the test requirements,and is successfully applied to a 32-bit floating-point microprocessor.
Key words : Flash；test interface；test speed；microprocessor
0 引言
随着信息技术的飞速发展，用户对数据存储系统的容量、功耗、速度等要求也越来越严格[1-2]。Flash存储器相对传统的存储器件RAM而言，具有集成度高、体积小、成本低等优点[3-4]，因而随着集成电路的规模越来越大，Flash存储器飞速发展，逐渐成为系统芯片主流的容量存储媒体[5]。
目前Flash存储器在完成设计后，通常将串行标准接口作为测试接口进行擦写测试，而串行时钟频率比较低，传输数据慢，测试效率低。另一方面，Flash存储器的测试往往存在着擦除、编程数据比较慢的问题，这对存在多块Flash的芯片产生了巨大的测试量，需要进行大量重复的测试，导致需要的测试时间较长[6-7]，因此，如何提高测试效率，简化测试流程，在Flash测试中显得尤为重要。
本文对片上Flash存储器增加了测试接口，设计了片外测试通道，实现了片上嵌入式Flash的可测试性。为了提高测试速度，降低测试成本，一方面，设计了基于1/2/4/8线多线传输的SPI测试接口，在兼容串行传输数据的同时支持并行传输数据，另一方面，在确保稳定性的情况下，实现了灵活选定1/2/3块Flash存储器并行擦写测试的设计。
本文详细内容请下载：https://www.chinaaet.com/resource/share/2000004953。
作者信息：
钱劲宇，强小燕，屈凌翔
(中国电子科技集团公司第五十八研究所，江苏 无锡214072)
此内容为AET网站原创，未经授权禁止转载。