3月9日消息，据韩媒ZDNet报道，在人工智能（AI）热潮之下，高带宽内存（HBM）已经成为支撑全球AI基础设施的最核心零组件。为争夺最新的HBM市场的主导权，SK海力士与三星电子之间的竞争正日益激烈。

报道称，SK海力士正积极寻求HBM封装技术的重大变革，其已拟定了一套性能大幅跃升的秘密对策，目的是在不进行大规模制程转换的前提下，大幅强化HBM的稳定性与整体性能，目前该项新技术正处于密集的验证阶段。

具体来说，在即将量产的HBM4规格中，产品将直接从12层堆叠起步，展现了极高的技术门槛。而为抢占市场先机，SK海力士目前已经启动了HBM4的首批量产作业。由于HBM4从生产到交货的时间大约需要6个月，这代表了SK海力士此举是为了在主要客户英伟达(NVIDIA) 正式完成品质测试之前，采取先发制人的量产策略。

然而，要达到最高性能并非易事。业界此前一直对SK海力士HBM4的性能与稳定性下降抱有疑虑，主要原因在于英伟达对HBM4提出了极高的规格要求，包括：单个引脚传输速度（Pin Speed）高达11.7Gbps，远远超出了该产品原先设定的8Gbps标准，这导致开发难度呈现指数级的攀升。

事实上，在结合AI加速器进行的2.5D封装测试过程中，SK海力士的HBM4确实在挑战最高性能时曾遭遇了瓶颈，直到2026年初仍持续对部分电路进行改善，这也使得业界预估的大规模量产（Ramp-up）时程被迫稍微延后。

尽管如此，业界普遍认为SK海力士在供应英伟达HBM4方面出现重大波折的可能性极低。这主要归因于当前供应链的现实状况。如果英伟达坚守极端的高规格要求，恐将严重限制其在2026年下半年推出最新型AI加速器“Rubin”的供应量。

另一方面，目前在HBM4领域获得领先的三星电子（三星首批HBM4正式出货），考量其良率及1c DRAM的投资现况，短期内亦难以大幅扩张供应量。因此，市场指出，英伟达极有可能将初期采购的HBM4性能条件放宽至10Gbps。

尽管供货无虞，但正如半导体市场人士所言，HBM供应链不仅看重速度，更需要综合考量良率与供应链的稳定性，因此SK海力士将占据最大供应比例的预测依然有效。但为了达到最高效能，技术上的改善工作必须持续并行，这是一个不容安于现状的时刻。

市场专家指出，限制HBM4效能提升的最大症结点在于“输入/输出（I/O）”数量的迅速扩张。在这一技术难题上，SK海力士面临着比竞争对手更严苛的条件。相较于三星电子，SK海力士采用的是前一代的1b（第五代10nm级）DRAM。同时，其底层逻辑裸片采用的是台积电（TSMC）的12nm制程，这与三星电子（采用自家晶圆代工的4nm制程）相比，在电路整合度上较低。这些因素都使得SK海力士在面对I/O数量增加所带来的副作用时，显得更为脆弱。

为了突破上述的物理与性能极限，SK海力士正将目光投向全新的封装工法，并计划将其应用于HBM4及未来的下一代产品中。这项被视为“秘密武器”的新技术，其核心策略主要聚焦于两大方向，包括提升核心裸片（Core Die）厚度，以及缩减DRAM间的间距（Gap）。

首先，在DRAM厚度的处理上，为了符合HBM4封装高度必须控制在775微米（Micrometer）以下的严格规范，业界传统做法是采用薄化制程（Thinning），将DRAM的背面大幅减薄。然而，过度削薄的DRAM不仅会导致芯片性能不可逆的衰退，更会使其对外部物理冲击的抵抗力大幅下降，极易受损。为了解决此痛点，SK海力士计划反其道而行，将部分上层DRAM的厚度增加，以此来从根本上强化HBM4的物理结构稳定性。

其次，为了在增加DRAM厚度的同时，确保整体的封装高度不会超出标准限制，SK海力士必须进一步压缩各层DRAM之间的间距。这项缩减间距的工法不仅解决了高度限制，更带来了意想不到的双重效益。当DRAM层与层之间的距离拉近后，数据传输的路径缩短，讯号传递速度将显著提升；同时，从底层逻辑裸片将电力输送至DRAM最顶层所需的能量耗损也随之减少，大幅优化了整体的电力效率（Power Efficiency）。

事实上，这项创新技术的成败关键，完全取决于“操作难度”。当DRAM层之间的间隙被极度压缩后，要在这微小的缝隙中稳定且均匀地注入MUF（Molded Underfill，模制底部填充剂）材料，将变得极度困难。 MUF在封装结构中扮演着保护DRAM以及绝缘体的关键角色，如果在涂布过程中发生不均匀，或是内部产生了空洞（Void），将会直接导致芯片报废，严重打击产品良率。

针对这项最棘手的挑战，SK海力士已经成功研发出能够完美克服此问题的全新封装技术。虽然SK海力士目前并未对外公开该技术的具体细节，但其核心优势在于：能够在不进行大规模制程转换、也不需要添购庞大新设备的情况下，以稳定且高良率的方式成功缩减DRAM间距。据了解，近期SK海力士内部进行的相关测试结果呈现出非常正面的数据，为该技术的量产注入了一剂强心针。

一旦SK海力士能够迅速将这项新封装技术推进至商业化量产阶段，预期将能在HBM4以及未来的次世代记忆体产品中，极为有效地缩减DRAM间距并提升整体效能。当然，任何新技术在实际导入大规模量产时，仍有可能面临不可预期的困难与波折。

熟知此技术发展的市场权威人士对此表示，SK海力士为了突破现有HBM架构的物理极限，所精心设计的这套全新封装工法，目前正处于非常活跃的验证阶段。这项技术最大的战略价值在于，它允许企业在无需投入大量资本进行设备更新的条件下，实质性地改善HBM的核心效能。未来一旦成功商业化并投入市场，其对整个半导体产业链所产生的颠覆性效应与波及影响，绝对不容小觑。