9 月 8 日消息，ASML 今日在 SPIE 前夕宣布了与三大先进制程企业的合作，各方将共同推动 High NA EUV 光刻图案化系统从传统 6 英寸掩膜 / 光罩过渡至 12 英寸掩膜，以提升机台生产效率、降低制造成本，化解当前方案存在的“半场”拼接问题。

而在合作新闻稿中，三星电子确认计划在 2028 年将 High NA EUV 技术用于先进 DRAM 内存的大规模生产，台积电则计划从 2031 年开始向先进逻辑制程量产中导入 High NA EUV。

各方计划在 2031 年前建设 12 英寸掩膜试点线，为其于 2033 年在 High NA EUV 先进制程中投产做好准备。