头条 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新资讯 逻辑分析仪SignalTaPⅡ在系统级调试中的应用 逻辑分析仪SignalTaPⅡ在系统级调试中的应用,摘要：嵌入式逻辑分析仪SignalTapII是QuartusII软件中第二代系统级调试工具，它可以用来捕捉目标芯片内部信号节点处的信息，而又不影响原硬件系统的正常工作。通过一个多波形信号发生器的设计实例，详细阐述Signal 发表于：2012/4/18 Altera任命Bradley Howe为研发资深副总裁 Altera公司(NASDAQ: ALTR)今天宣布，任命Bradley Howe为研发资深副总裁。对于这一职务，Howe先生全面负责Altera硅片产品、知识产权(IP)库和软件产品的开发，并监督公司全球研发组织。在此之前，Howe先生是Altera的IC设计副总裁。他直接向Altera总裁、CEO兼董事会主席John Daane负责。 发表于：2012/4/18 Cypress CY8CKIT－017开发板CAN－LIN扩展方案 Cypress公司的PSoC5系列具有独特的可配置模块阵列，是真正的系统级解决方案，能够通过单个芯片提供MCU、存储器、模拟和数字外设功能,提供了一种新型的信号采集、信号处理和控制方法，并具有高精度、高带宽和高灵活性等特点,广泛应用在众多消费、工业和医学应用领域.本文介绍了PSoC5主要特性,简化的框图,ARM CortexM3框图,时钟子系统框图,CAN控制器框图以及CY8CKIT-017CAN/LIN扩展板主要特性,框图,电路图,材料清单和PCB元 发表于：2012/4/18 DNLMS滤波器的FPGA实现 自适应滤波器一直是信号处理领域的研究热点之一，经过多年的发展，已经被广泛应用于数字通信、回声消除、图像处理等领域。自适应滤波算法的研究始于20世纪50年代末，Widrow和Hoff等人最早提出最小均方算法(LMS)。算法由于结构简单，计算量小，易于实时处理，因此在噪声抵消，谱线增强，系统识别等方面得到了广泛的应用。为了克服定步长LMS算法中收敛速度、收敛精度及跟踪速度等对步长大小选取相互矛盾的缺点，人们提出了许多变步长LMS算法，但是，当输入信号具有强相关性时，例如语音信号，LMS算法及NLMS算法的收敛速度将急剧下降。因此，本文对进入自适应滤波器的输入信号首先进行解相关预处理，再对自适应滤波器进行归一化LMS。 发表于：2012/4/17 在嵌入FPGA的IP核8051上实现TCP/IP的设计 介绍了如何将可综合的IP核8051嵌入FPGA的基本方案, 着重讨论了利用嵌入的IP核来实现简单的TCP/IP协议, 从而实现远程调试的具体方法。利用该方法不但能够通过8051进行某些简单的控制而不需要改变FPGA的程序, 而且还能通过8051实现TCP/IP对FPGA的远程调试。 发表于：2012/4/17 用FPGA实现WCDMA下行扰码 本文介绍下行扰码的生成过程和如何用FPGA的实现。采用Verlog硬件描述语言进行功能描述，在写信号的作用下，予付扰码初值，在时钟信号的作用下，产生下行扰码的I，Q序列。 发表于：2012/4/17 Altera和Eutecus公司为多通道D1分辨率视频监控系统提供基于FPGA的视频分析解决方案 进一步延续其在基于FPGA的视频监控解决方案上的领先优势，Altera公司(NASDAQ: ALTR)今天发布了面向监控系统数字视频录像机(DVR)和网络视频录像机(NVR)的四通道标准清晰度(SD)视频分析解决方案。与Eutecus公司联合开发，Altera最新的视频分析解决方案支持用户使用一片FPGA同时分析四路D1 480p/30fps (每秒帧数)视频通道。用户可以在现有SD监控投入上迅速高效的增加功能，不需要购买集成了分析功能的新摄像机。 发表于：2012/4/17 基于FPGA的ARM图像扩展显示 ARM处理器在消费电子及仪器设备等领域得到了广泛的应用，但是在很多情况下ARM系统的图像分辨率支持偏低,通过使用FPGA实现图像缩放器的功能来解决这个问题。采用双线性插值算法将VGA格式的ARM9图像信号的转换为XGA格式图像信号，完成对分辨率的扩展。仿真验证证明，扩展后的图像在显示上取得了良好的效果。 发表于：2012/4/17 详述USB IP核的设计及FPGA验证 为了提高USBlP的可重用性，本USBIP核设计了总线适配器，经过简单配置可以用于AMBAASB总线或WishBone总线结构的SoC中。此IP核进行了FPGA验证。 发表于：2012/4/16 SoundWave音频子系统常见问题与答案 DesignWare SoundWave音频子系统是一个完整的、预先验证过的音频子系统解决方案，它集成了硬件、软件及原型设计。硬件组件包括32位ARC音频处理器、数字I2S和S/PDIF接口和模拟音频编解码器。软件组件包括一个可无缝地植入主应用的、即时可用的软件环境，以及一个可支持源自Dolby、DTS和SRSLabs的最新音频标准的软件音频编解码器的综合库。子系统还包括虚拟的和基于FPGA的原型，以加速软件开发和对整个系统的验证。SoundWave音频子系统带给设计师一个能够方便地集成到SoC的、可配置的SoC现成可用的解决方案。 发表于：2012/4/16 <…295296297298299300301302303304…>
