头条 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新资讯 LatticeECP FPGA系列:AMC评估开发方案 Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增强的DSP架构，高速SERDES和高速源同步接口。LatticeECP3采用65nm技术，查找表(LUT)高达149k逻辑单元，支持高达486个用户I/O，提供高达320个18×18乘法器和各种并行I/O标准，主要用于对成本和功耗敏感的无线基础设备和有线通信。 发表于：2012/4/2 降低FPGA设计的功耗是一种协调和平衡艺术 采用FPGA进行低功耗设计并不是一件容易的事,尽管有许多方法可以降低功耗。FPGA的类型、IP核、系统设计、软件算法、功耗分析工具及个人设计方法都会对产品功耗产生影响。值得注意的是,如果使用不当,有些方法反而会增加功耗,因此必须根据实际情况选择适当的设计方法。 发表于：2012/4/1 基于FPGA的数字交换系统的设计与实现 本文提出的方案，有别于常用PBX的模拟交换，是一种适用于一定规模局域网的数字交换机。FPGA的使用在保证了性能提高的同时，在复杂度和扩展性方面也有了明显的改进。 发表于：2012/4/1 捷联惯性组合导航系统的工程设计 捷联惯导系统是将加速度计和陀螺仪沿载体坐标系安装，在进行导航参数计算时，需要是导航坐标系中的量。因此应先将惯性器件测得的比力和角加速度误差补偿后送入计算机进行实时计算，可以得到将比力从载体坐标系转换到导航坐标系的姿态矩阵。通过姿态矩阵可以确定载体的姿态信息。姿态矩阵常用的即时修正方法有欧拉角法、方向余弦法和四元数法，设计采用四元数法。为进行导航解算，选取地理坐标系为导航坐标系，三轴分别指向东向、北 发表于：2012/4/1 基于Logistic映射PN序列的FPGA实现 伪噪声序列(PN序列)可应用于扩频通信、信息加密、计算机仿真等领域。PN序列发生器需要一个随机信号源和一系列的离散、量化算法及其硬件实现技术。确定性的混沌可以复制，具有长期不可预测性，且很难区分一个信号是来自于非确定性系统还是混沌系统。因此,混沌满足密码系统设计的基本原则，利用混沌系统作为PN序列的信号源已引起了国内外学者的广泛关注与研究。 发表于：2012/3/31 用FPGA实现Nios II嵌入式系统配置技术 本文主要根据Altera公司手册及以前的经验，设计和完成了一种新的FPGA配置文件下载更新的方法。其主要原理是在每次启动系统时，由配置控制器从Flash中读出FPGA配置文件，再下载到FPGA中以完成器件的配置功能。当系统需要升级更新FPGA配置文件时，可通过网络或者由主机通过JTAG(Joint Test Action Group)接口(未联网时)将配置文件发送给基于Nios II处理器的嵌入式系统中，由Nios II处理器更新系统中的Flash。 发表于：2012/3/31 基于Spartan3在SoPC上实现波形发生器 SoPC可编程片上系统是一种特殊的嵌入式微处理器系统。首先，它是片上系统（SoC），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，以FPGA为硬件基础，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件系统在线可编程的功能。 发表于：2012/3/31 混合信号FPGA的智能型验证流程 为了因应市场对于较高性能、较小的系统尺寸及降低成本和电源的需求，系统设计者正将较高层级的混合信号功能整合在他们的系统单芯片（SoC）设计中。 发表于：2012/3/31 在嵌入式设计中降低CPLD的功耗 从事便携式或手持产品设计的工程师都明白对于如今的设计，最大限度地降低功耗是必不可少的要求。但是，只有经验丰富的工程师理解尽可能地延长系统的电池寿命的那些微妙但又重要的细节。 发表于：2012/3/30 一种基于CPLD的单片机与PCI接口设计解决方案 8位单片机在嵌入式系统中应用广泛，然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线，8位数据端口，而PCI总线2.0规范中，除了有32位地址数据复用AD[3～0]外，还有FRAME、IRDY、TRDY等重要的信号线。 发表于：2012/3/30 <…299300301302303304305306307308…>
