我国科学家造出可编程三维光子神经网络

最新资讯

利用P89C669的23b的线性地址并采用CPLD外部扩展

P89C669是PHILIPS半导体一款51MX(存储器扩展)内核的微处理器，其指令执行速度2倍于标准的80C51器件，线性地址经扩展后可支持高达8 MB的程序存储器和8 MB的数据存储器，这是他相对于标准51内核的最大优点。目前的单片系统越来越复杂，扩展的外部设备也更多，如果能充分利用P89C669的丰富的线性地址资源，将能大大增强系统能力。在一个嵌入式系统开发中，笔者采用ALTERA公司的CPLD芯片EPM7032利用这款单片机的线性地址扩展了丰富的外部设备资源。

发表于：2011/5/11

优化FIR数字滤波器的FPGA实现

本文以FIR在FPGA中的实现结构为基础，研究了提高乘法器性能的途径，并实现了Booth算法的乘法器，此算法保证高速的前提下，缩小了硬件规模，使得该乘法器的设计适合工程应用及科学计算，在加法器实现上提出了一种结合了CSA加法器和树型结构的新型实现结构。利用以上两部分，成功设计了一个16阶FIR滤波器，并且达到了高速的目的，但在实现面积上还有待优化。

发表于：2011/5/11

单片型3D芯片集成技术与TSV的意义与区别简述

尽管晶体管的延迟时间会随着晶体管沟道长度尺寸的缩小而缩短，但与此同时互联电路部分的延迟则会提升。举例而言，90nm制程晶体管的延迟时间大约在1.6ps左右，而此时互联电路中每1mm长度尺寸的互联线路，其延迟时间会增加500ps左右；根据ITRS技术发展路线图的预计，到22nm制程节点，晶体管的延迟时间会达到0.4ps水平，而互联线路的延迟则会增加到1万ps水平。

发表于：2011/5/11

基于Nios II的UART与PC间的数据通信

NiosII系列嵌入式处理器使用32位的指令集结构ISA，允许设计者在很短的时间内构建一个完整的可编程芯片系统，风险和成本比中小规模的ASIC小。从硬件和软件两个方面探讨了基于CycloneII系列EP1C12Q240C8与PC的通信方案。

发表于：2011/5/10

基于Nios II的过程控制实验装置的研究

利用SOPC强大的IP核和容易配置的优势简化设计流程。充分发挥NiosⅡ强大的并行处理能力。该系统主要涉及多个下位机与FPGA的通信问题。

发表于：2011/5/10

基于FPGA数据流控制动态可重构的实现

基于FPGA基本数据流的下载控制方式，利用遗传算法，通过单片机控制数据流的方式对FPGA进行编程配置，实现自身重构，使系统具有自适应、自组织和自修复的特性。

发表于：2011/5/10

基于NiosⅡ的SD卡驱动程序开发

提出一种在FPGA NiosⅡ软核处理器下SD卡驱动设计的方法。采用Altera公司的FPGA可编程逻辑器件，构建了NiosⅡ软核处理器平台，并在此之上实现了SD卡的驱动设计。实验结果表明：设计提高了FPGA系统的设计灵活度，并有效地控制了FPGA的资源利用率。

发表于：2011/5/10

FPGA基于非易失性技术的低功耗汽车设计

AEC-Q100汽车标准认证 — Actel提供唯一获得Grade 1 AEC-Q100汽车标准认证的FPGA 器件，支持最高135°C的结温，并能够确保汽车FPGA解决方案达到最高品质。

发表于：2011/5/10

CPLD在无功补偿控制仪键盘设计中的应用

本控制仪以单片机80c196kc为核心，集无功补偿、电度量计量、电能质量监测及通信于一体，能实时显示电网的各项参数，通过键盘可人工设定系统运行的参数。单片机外围芯片PSD8XX及复杂可编程逻辑器件（CPLD）的使用不仅使系统的硬件电路简化，而且使系统的性能提高。本文将讨论用CPLD来实现控制仪的键盘系统，给出了硬件电路和软件设计方法。

发表于：2011/5/10

单片机+CPLD的多路精确延时控制系统

现代控制系统中控制对象可能是复杂、分散的，而且往往是并行、独立工作的，但整体上它们是相互关联的有机组合。因此，控制信号的时序逻辑则要求更加精确。CPLD单片机为控制系统提供了技术支持，由CPLD和单片机组成的多机系统具有逻辑控制方便，时序精确，并行工作，人机接口友好等优点。因此，本文提出了一种基于CPLD与单片机控制的多路精确延时控制系统的设计方案。

发表于：2011/5/10