头条 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新资讯 低码率语音编码MELP的SOPC实现 讨论了低码率语音编码MELP的编解码过程，有效降低了语音编码码率并能使说话者个人语音特征减弱，特别适合需要弱化说话者语音特点的场合。给出了其FPGA的硬件实现框图，据此可进行具体的硬件设计。同时给出了MELP编解码框图，可用于进一步的软件编制。 发表于：2010/5/27 基于FPGA的RS485接口误码测试仪的设计和实现 介绍了一种基于FPGA的误码测试仪的设计原理、实现过程及调试经验。该误码测试系统使用RS485接口，具有原理简单、接口独特、功能丰富等特点，系统具有较好的可扩展性。 发表于：2010/5/25 三星强化晶圆代工 恐牵动台积电订单 韩国半导体大厂三星电子(SamsungElectronics)日前上修资本支出，其中在系统LSI(SystemLSI)部门，资本支出亦增加逾50%，达2兆韩元，以满足手机等系统单芯片(SoC)需求，显示三星有意加强晶圆代工业务。业界对此解读，三星主要系着眼于最大客户高通(Qualcomm)手机芯片订单，未来是否会扩大分食高通在台积电订单，高通订单版图移转变化有待观察，部分业界认为较大威胁恐将在2012年以后显现。 发表于：2010/5/25 SpringSoft LAKER系统支持TSMC 40纳米技术可相互操作的制程设计套件 2010年5月25日台湾新竹 — 全球专业IC设计软件供货商SpringSoft今天宣布，支持台积电(TSMC)的40纳米可相互操作制程设计套件(iPDK)。这是以SpringSoft所支持TSMC 65纳米RF制程iPDK为基础，预计在2010年第二季结束，40纳米与65纳米TSMC iPDKs都将可搭配Laker™ Custom Layout Automation System量产使用。 发表于：2010/5/25 AEMB软核处理器的SoC系统验证平台 本文采用OpenCores组织所发布的32位微处理器AEMB作为SoC系统的控制中心，通过Wishbone总线互联规范将OpenCores组织发布维护的相关IP核集成在目标SoC系统上，构成了最终的SoC验证平台。 发表于：2010/5/25 一种用于航管雷达供电的测控系统设计 为了实现对雷达供电系统中直流电源的电压、电流参数和机柜温度的实时监测，以及各种电源之间的互锁控制，设计了一种用于航管雷达供电电源的测控系统。阐述了系统的测控原理和硬件实现方法，并给出了系统软件的设计思路及流程。 发表于：2010/5/24 基于PSoC的倒车雷达控制系统设计 在嵌入式系统中，控制芯片主要处理两大类型的信号，一种是数字信号，另一种就是模拟信号。模拟信号通常来自于传感器。要从这些模拟传感器中获得准确的信号并不是一件容易的事情。模拟的输出信号通常振幅比较小，所以需要一个信号放大器。信号放大后，噪声会也被放大，又需要一个模拟的低通或带通滤波进行滤波。如果多种传感器同时使用，还需要一个模拟的MUX。除此之外，还可能用到比较器和D/A转换器。 发表于：2010/5/19 新思科技与中芯国际合作推出DesignWareUSB 2.0 nanoPHY 美国加利福尼亚州山景城和中国上海——2010年5月18日——全球半导体设计制造软件和知识产权领先企业新思科技有限公司（纳斯达克交易代码：SNPS）和全球领先的半导体制造商中芯国际集成电路有限公司（中芯国际，纽约证券交易所交易代码：SMI，香港联交所交易代码：0981.HK）今天宣布开始提供用于中芯国际65纳米（nanometer）低漏电(Low Leakage)工艺技术的新思科技经硅验证的和获得USB标志认证的DesignWare® USB 2.0 nanoPHY知识产权（IP）。作为一家提供包括控制器、PHY和验证IP等USB2.0接口完整IP解决方案的领先供应商，新思科技继续致力于通过提供高品质IP助力设计人员降低集成风险，这些IP具备了验证过的互操作性，并与标准规范设计兼容。 发表于：2010/5/18 FPGA在雷达信号模拟器中的应用 基于FPGA的各种雷达信号产生方法,介绍了在FPGA中实现直接数字频率合成器(DDS)以及提高输出信号质量的方法，编程实现了频率捷变、线性调频以及相位编码等雷达信号的产生。仿真结果表明，该方法能灵活地产生多种雷达信号，且质量较好。 发表于：2010/5/17 基于DMA的并行数字信号高速采集系统 本系统采用基于FPGA的DMA技术高速缓存多路并行数据，通过数据重组将数据有序发送给处理系统，用于数据的显示与分析。系统采用了嵌入式技术，达到了便携效果，从而更好地适应设备的工作环境。并行数字信号采集实验结果表明，系统能以5 MHz、2.5 MHz、500 kHz、50 Hz 4档采样频率进行62路并行数字信号采集，各路采集结果正确，并保存了各路之间的同步信息。 发表于：2010/5/13 <…473474475476477478479480481482…>
