一种20 MS/s基于VCO比较器的二阶噪声整形SAR ADC设计AET-电子技术应用-最丰富的电子设计资源平台

一种20 MS/s基于VCO比较器的二阶噪声整形SAR ADC设计
所属分类：技术论文
上传者：zhoubin333
文档大小：650 K
标签：模数转换器噪声整形 VCO比较器
所需积分：0分积分不够怎么办？
文档介绍：基于压控振荡器(VCO)结构的比较器，提出了一种二阶噪声整形逐次逼近型(NS-SAR)模数转换器(ADC)。首先采用对电源电压敏感度较低且噪声性能更优越的VCO比较器，随后通过动态放大器优化噪声传递函数的零极点，最后通过噪声整形结构抑制信号带内噪声。基于180 nm CMOS 工艺，设计了一款12位20 MS/s NS-SAR ADC。仿真结果表明，在1.3 V电源电压下，功耗为1.12 mW，过采样率（OSR）为8时，信号噪声失真比(SNDR)为72.7 dB，无杂散动态范围(SFDR)为88 dB，优值(FoMs)为163 dB；并且在1.3～1.8 V电源电压范围内，其有效位数(ENOB)>11.7 bit。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动