面向SiC驱动的高PSRR LDO设计AET-电子技术应用-最丰富的电子设计资源平台

面向SiC驱动的高PSRR LDO设计
所属分类：
上传者：
文档大小：6771 K
标签： SiC MOSFET栅极驱动芯片高PSRR 供电精度
所需积分：0分积分不够怎么办？
文档介绍：针对新能源汽车SiC MOSFET栅极驱动芯片易受母线噪声干扰、基准漂移引发米勒振荡与器件误触发问题，该文设计了一款可片上集成的高PSRR LDO。相较于传统三级放大单密勒补偿LDO，该文提出三项适配车载宽压场景的优化方案：采用RC多阶滤波偏置阵列抑制低频电源扰动；采用带缓冲级隔离的密勒复合补偿缓解高频PSRR衰减；采用分区隔离版图并集成片上SET(SoftStart+Enable)保护模块，以抑制片内噪声串扰。基于180 nm CMOS工艺完成电路设计、仿真与版图设计。仿真表明，输入2.84~5.0 V时稳定输出1.8 V，线性调整率2.03 mV/V，负载调整率38 μV/mA；低频PSRR区间为-150~-330 dB，1 kHz处PSRR达-160 dB，全频域抗扰性能优于同工艺同类电路，可满足SiC驱动内部精密电路低噪声供电需求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

相关文章