基于FPGA的HDMI多模式显示模块设计

基于FPGA的HDMI多模式显示模块设计[嵌入式技术][其他]

通过SOPC进行视频信号处理是目前研究的热点。针对此类系统的显示模块，提出一种基于FPGA的HDMI多模式显示模块设计方案。首先对HDMI的驱动时序进行分析，设计驱动信号生成电路，然后根据配置参数，将多路视频进行多级ALPHA混合，实现了通过HDMI输出与显示多路视频，并且每路视频的位置与透明度可设置。为保证视频的实时性，对较为复杂的计算过程采用流水线设计方法提升速度。模块以Verilog HDL的形式进行编写，具有较强的通用性。

发表于：2017/12/21 下午1:32:00

基于6LoWPAN的光伏汇流箱监测系统设计

基于6LoWPAN的光伏汇流箱监测系统设计[嵌入式技术][其他]

针对传统汇流箱监测系统布线复杂、可扩展性差和成本高等缺点，以TI公司的CC2530作为硬件核心平台，设计了一套基于6LoWPAN无线传感网络技术的光伏汇流箱监测系统，通过C#.NET和SQL Sever2008开发了上位机监测平台。该汇流箱监测系统具有免布线、低成本和人机交互流畅等优点。搭建了一个包含5个监测节点、1个边界网关和一台PC服务器的测试网络。实验结果表明，该6LoWPAN监测系统实现了对汇流箱电能参数的实时监测和管理，其可靠性和稳定性能够满足光伏汇流箱监测系统的要求，具有较高应用价值。

发表于：2017/12/21 下午1:22:00

基于FPGA和ARM的虚拟软盘实现

基于FPGA和ARM的虚拟软盘实现[嵌入式技术][其他]

提出一种基于FPGA和ARM的虚拟软盘实现方案。在FPGA上实现并行CRC运算、MFM编解码，将存储芯片SRAM虚拟成1.44 MB软盘进行数据访问，通过台式机实现对虚拟软盘的镜像制作、文件读写、格式化、制作启动盘等操作；ARM通过SPI接口实现与FPGA的数据通信，并且在ARM上搭建UDP服务器，实现局域网内设备对虚拟软盘的状态、数据进行读写访问。

发表于：2017/12/20 上午11:08:00

基于K64机械臂控制系统的设计与实现

基于K64机械臂控制系统的设计与实现[嵌入式技术][其他]

机械臂被广泛应用，其结合不同末端工具来完成特定功能。机械臂的合理使用能大大解放人力，代替人们完成一些重复枯燥或危险的工作。针对自行设计的三自由度机械臂，提出一种专用的嵌入式控制系统。该控制系统以K64为核心控制板，MQX_Lite为操作系统，通过与上位机的通信解析相关命令，计算相应关节旋转角度，多任务并发执行。通过实验验证，该系统运行平稳高效，具有很强的应用价值。

发表于：2017/12/20 上午10:57:00

基于STM32-OCV法的纯电动汽车剩余里程预测

基于STM32-OCV法的纯电动汽车剩余里程预测[嵌入式技术][汽车电子]

纯电动汽车的剩余里程精准实时预测是动力电池能量管理系统(BMS)研究的重要领域之一。为解决其预测时误差大、自适应性差和数学建模复杂的难点，利用优化开路电压法，在电池包静止足够长和荷电状态较大阶段时预测荷电状态初值，并及时更新标准里程SN和标准准容量SOCN使其具有自适应性，消除累积误差，然后把坡度参数、非必要能耗设备容量参数转化为里程参数，最后建立优化OCV法数学模型及设计STM32硬件来预测剩余里程，利用EV-1型纯电动车试验记录测试值与预测值比较，其最大相对误差为5.2%，预测精度较现有其他方法有明显提高。

发表于：2017/12/19 上午10:27:00

基于SoC的信号跨时钟域传输验证方法研究

基于SoC的信号跨时钟域传输验证方法研究[嵌入式技术][其他]

在SoC信号跨时钟域传输时，有可能会产生亚稳态等问题。到目前为止，对信号跨时钟域传输还没有一套完整且通用的验证方法。因此，在传统SoC设计和验证仿真工具的基础上，形成了关于信号跨时钟域传输的一整套验证方法。其中包括CDC结构分析、基于断言的CDC协议验证、亚稳态注入分析三部分。通过此套方法可以在设计初期发现设计中的缺陷，提高设计的可靠性。

发表于：2017/12/19 上午10:19:00

高频数字抽取滤波器的设计

高频数字抽取滤波器的设计[模拟设计][其他]

设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC（Cascaded Integrator Comb）滤波器（降16倍）、CIC补偿滤波器（降2倍）和半带滤波器（降2倍）组成。为了实现高频工作，CIC滤波器采用两级结构，第一级采用多相分解技术，使大部分结构工作在较低时钟频率下，极大地降低了CIC的功耗，第二级采用传统结构。CIC补偿滤波器使信号通带平坦，半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能，搭建了四阶前馈—反馈结构ΣΔ调制器，作为数字抽取滤波器的输入，最终在输入信号频率为0.5 MHz时，数字抽取滤波器输出的信噪比为97.40 dB。

发表于：2017/12/18 上午11:49:00

基于FPGA的并串转换电路硬件实现

基于FPGA的并串转换电路硬件实现[可编程逻辑][其他]

并串转换电路在通信接口中具有广泛的应用，可编程逻辑阵列由于具备灵活、可重构等特点非常适应于并串转换硬件电路的实现。为了解决硬件电路结构中资源与性能的矛盾，分析比较了移位寄存器、计数器与组合逻辑条件判定三种不同的并串转换硬件电路结构，并通过设计仿真对其进行了功能验证和性能评估。实验结果表明采用移位寄存器的实现方法具有最优的速度性能，采用计数器的实现方法具有最优的性价比，采用组合逻辑条件判定的实现方法具有最少的寄存器资源消耗，可根据实际应用需求合理选择并串转换硬件电路实现方式。

发表于：2017/12/18 上午11:37:00

标准芯片单元可连通性的检测方法

标准芯片单元可连通性的检测方法[模拟设计][其他]

介绍了一种标准芯片单元可连通性的检测方法，可以有效检测标准芯片单元的可连通性，在布局布线阶段之前，改进标准单元的版图，或者增加布局布线的约束条件，从而保证标准芯片单元的设计对布局布线的友好性。通过对标准芯片单元的检测和改进，可以有效提高芯片的整体可连通性，从而节约布局布线阶段的工作时间，减少开发周期，提高芯片良率。本方法可以实现标准芯片单元库的全覆盖检测，通过优化算法，可以在尽可能减少芯片测试工作量的前提下，实现90%以上的随机场景再现。通过在不同技术节点标准芯片单元检测中的应用，有效地捕获了标准芯片单元连通性的问题，在数字后端布局布线之前，改进或阻止了可能出现的不友好场景，提升了芯片后端设计的效率。

发表于：2017/12/15 下午2:12:00

基于FPGA的多模式数字匹配滤波器的设计与实现

基于FPGA的多模式数字匹配滤波器的设计与实现[可编程逻辑][汽车电子]

数字匹配滤波器（DMF）是直接序列扩频（DSSS）通信系统的关键部件，采用FPGA设计数字匹配滤波器可以获得更高的系统性能。首先介绍了数字匹配滤波器的原理，然后阐述了多模式DMF的设计原理，在同一个直接序列扩频通信系统的接收端集成多种模式，实现对多种扩频比扩频信号的解扩，提高通信系统的性能。在此基础上，通过MATLAB仿真验证其有效性，最后给出了FPGA实现的过程和结果。

发表于：2017/12/15 下午2:00:00