头条 2025年超半数手机SoC基于5nm及以下制程 3 月 24 日消息，Counterpoint 昨日表示，2025 年超过一半的全球智能手机 SoC 采用了 5nm 及以下工艺（注：以下称为“先进制程”）。随着苹果、高通、联发科今年各自推出 2nm 旗舰 AP 和中低端产品线的节点升级，这一比例有望上探 60%。 最新资讯 一种高效的神经肌肉电刺激系统设计 设计了一种高效的神经肌肉电刺激（Neuromuscular Electrical Stimulation，NMES）系统。NMES的工作原理是利用神经细胞的电兴奋性，通过脉冲电流刺激支配肌肉的神经，从而使肌肉收缩。系统由干电池供电，降压和升压电路采用高效的方案从而来降低功耗，以STM32F4单片机为主控芯片，产生用于控制刺激强度的DAC信号，以及复用开关的控制信号，经过由复用开关、恒流源、H桥组成的复用恒流源电路，产生分时的电流刺激，从而有效降低系统功耗和设备体积。 发表于：2024/9/4 基于动态补偿下垂法的并联逆变器控制研究 提出了一种基于动态补偿下垂法的新型逆变器并联策略，解决了传统并联逆变器下垂控制策略中频率跌落，无功功率不均分，有功、无功计算结果不准确等问题。该策略包括在功率环中采用CSOGI-QSG模块滤除直流干扰；在传统有功控制环中引入自适应频率反馈策略补偿频率跌落；在无功控制环中引入虚拟电感改善无功功率的分配，并采用自适应电压补偿策略改善母线电压跌落。通过搭建MATLAB仿真和实验平台验证，证明了该控制策略可以显著改善并联逆变器中的功率均分效果。 发表于：2024/9/4 基于一种集控站监控信息预测和优化模型研究与分析 集控站作为电网运行的重要部分，连接着调度系统和变电站，其监控信息准确性和效能性的发挥尤为关键。为了更进一步提升集控站监控信息的审核效率，采用“专家库+改进蚁群算法”的方式，实现集控站监控信息表内容的预测和优化。通过构建集控站监控信息预测和优化模型，一方面面向信息行业属性，采用MapReduce分析机制，构建专家库，实现监控信息预测功能；另一方面依托蚁群算法建模，构建改进型信息全局优化模型。通过实验分析，该模型不仅提升了冗繁的监控信息分析预测能力，而且增强了电网集控场景下的监控信息优化效能。 发表于：2024/9/4 指控中心任务软件集中管控系统研究与关键技术 随着武器航天试验任务的增多，指控中心对任务软件快速部署、多任务并行的需求愈发迫切。设计了基于B/S架构的指控中心任务软件集中管控系统，实现了任务软件配置与监控的一体化管理；通过基于DBus与Kafka结合的数据传输机制，打通了任务软件与系统前后端数据高效交互链路；最后，重点分析了任务软件自动化部署技术、多任务并行技术、高速数据分级处理技术以及任务数据高效存储技术。 发表于：2024/9/4 Optimality在多个场景的时域仿真中高效性的深度研究 随着产品的速率及复杂性越来越高，针对仿真而言，除了要求仿真本身具有非常高的精度外，还对仿真的效率提出了很高的要求。具体到不同的信号模块，如DDR系统或者高速串行信号上，基于速率越来越高，越来越希望仿真给能出“最优解”的配置，例如DDR5颗粒的ODT的最优配置，高速信号芯片的加重均衡的最优配置等参数。那么如何在成百上千种组合的参数中选择相对最优的参数呢？传统的软件只能通过大量的扫描来进行筛选，在仿真时间和工程师的精力两方面都有比较大的耗费。使用Optimality软件，通过分享一些具体的仿真案例，展现软件的智能性，帮助使用者更快速挑选出最优的参数，使DDR及高速串行的仿真工作变得更加轻松，充分体现出Optimality软件的高效性。 发表于：2024/9/4 Virtuoso iQuantus Insight及Quantus Insight流程在FINFET先进工艺项目中加速后仿迭代的应用 随着工艺演进，尺寸进一步缩小带来了更多寄生通路和更大的寄生电阻，后仿结果和前仿相去甚远。如何快速缩小前后仿之间的差距成为重要课题。传统设计中只能通过Quantus Extracted View相对直观地对寄生进行分析，无法更详细地进行分析，这成为设计者们面临的艰巨挑战。同时，后仿发现问题，只能通过“修改电路-版图迭代-再次后仿”反复优化，迭代周期长，如何降低时间成本成为各公司关注的重点。Virtuoso iQuantus Insight （ViQI）/Quantus Insight （QI）可基于寄生网表文件进行寄生分析及结果可视化。工程师可借此对寄生进行准确的分析及假设，无需版图迭代，即可进行设计优化。讨论了如何通过ViQI/QI工具在FINFET先进工艺项目中实现快速的后仿迭代，大幅提高工作效率。 发表于：2024/9/4 基于Cerebrus的Genus+Innovus流程的功耗面积优化 对于性能功耗面积（PPA）的追求已成为IC芯片设计的共识，尤其是发展到先进工艺节点，PPA已成为IC设计综合性能的重要指标，尤其是对于大型SoC芯片中clone很多次的模块，对于PPA的追求变得更加极致。介绍了基于Cadence公司的Genus工具和Cerebrus 工具，通过综合阶段与后端PR各个阶段的优化，共同提升PPA的优化方案。最终结果显示，在时序及DRC基本收敛的情况下，使用Cerebrus工具相比Innovus可以使功耗降低3.5%，面积降低3.1%，使用Genus+Innovus流程可以使功耗降低6.4%，面积降低8.5%，极大地降低了芯片的面积及功耗。 发表于：2024/9/4 Conformal ECO寄存器新增的扫描链自动化接入方案 随着芯片规模的增加，ECO的需求和大小也随之增加，其中当新增寄存器数量达到百位量级时，人工接入扫描链难度也将急剧上升。基于Cadence的Conformal和Innovus等工具，在综合考量逻辑正确性和中后端物理实现可行性的基础上，采用归一思路下的“S”型连线和room值下的再分组等方法，实现了上述问题的自动化和高效化解决，在逻辑上确保了时钟域一致性等问题，物理上同时兼顾了布局布线优化和最大扫描链长度。并且其自动化的高效性，在项目实践中能够快速完成上百数量寄存器的扫描链接入。 发表于：2024/9/4 日本携手英特尔建先进半导体研发中心 日本携手英特尔建先进半导体研发中心，将配备EUV光刻机 发表于：2024/9/4 英特尔发布新一代AIPC芯片酷睿Ultra 200V 英特尔发布新一代 AIPC 芯片：算力狂飙，功耗史诗级降低 发表于：2024/9/4 <…185186187188189190191192193194…>
