头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 基于视频解码芯片与CPLD的实时图像采集系统的设计 本文设计了一套基于视频解码芯片SAA7114H与CPLD的实时图像采集系统,其硬件结构简单,系统稳定,完全满足基于DSP的活动目标跟踪系统的需要,具有很强的实用性,稍加改动即可用于其他场合,如监控系统等。 发表于：2011/8/6 FPGA与USB技术在纺织品数字印刷机系统中的应用 介绍了纺织品数字印刷机的设计概况以及USB控制器CY7C68013A的特性，阐述了通过Verilog HDL语言设计FPGA对 USB 控制器的访问控制操作、USB控制器固件程序设计、USB驱动程序设计及PC端的应用程序设计。测试结果表明， FPGA通过USB接口实现了高速可靠的数据传输。 发表于：2011/8/5 基于CPLD的位同步时钟提取电路设计 本位同步时钟提取方案已在CPLD器件上进行了仿真实现，通过以上的分析可知，本位同步时钟的提取方案具有结构简单、节省硬件资源、同步建立时间短等优点，在输入信号有一次跳变后，系统出现连“1”连“0”，或信号中断时，此系统仍然能够输出位同步时钟脉冲，此后，只要输入信号恢复并产生新的跳变沿，系统仍可以调整此位同步时钟脉冲输出而重新同步，此系统中输入的时钟信号频率相对码元速率越高，同步时钟的位置就越精确，而当输入码元速率改变时，只要改变本系统中的N值系统就可重新正常工作。 发表于：2011/8/5 CDMA 2000系统中前向链路卷积编码器的FPGA实现 FPGA是可编程逻辑器件，它的主要优点在于可以借助EDA工具通过软件编程对器件的硬件结构和工作方式进行重构，这就使得硬件设计具有软件设计的灵活性和便捷性。本设计采用VHDL语言并选用可编程逻辑器件在QuartusⅡ下来实现CDMA 2000系统中的前向链路卷积编码器。 发表于：2011/8/5 用CPLD实现基于PC104总线的429接口板 PC104总线系统是一种新型的计算机测控平台，作为嵌入式PC的一种，在软件与硬件上与标准的台式PC(PC/AT)体系结构完全兼容，它具有如下优点：体积小、十分紧凑，并采用模块化结构，功耗低，总线易于扩充，紧固堆叠方式安装，适合于制作高密度、小体积、便携式测试设备，因此在军用航空设备上有着广泛的应用，但也正是PC104板的这种小尺寸结构、板上可用空间少给设计带来了一定的困难，所以本设计采用了复杂可编程器件CPLD，用CPLD完成了PC104总线与429总线通讯的主要电路，大大节省了硬件资源，本文着重介绍了C 发表于：2011/8/5 利用FPGA平台架构提升信息娱乐系统设计灵活性 开发车载信息娱乐系统面临着前所未有的挑战。事实上，支持众多不一致甚至矛盾的要求需要采用全新的思路。设计基于FPGA的平台就是一种可行的解决方案，可通过设计灵活性来满足多样化的汽车要求。 发表于：2011/8/4 运用SAD算法降低FPGA资源利用率 资源共享是一种在保持功能性的同时减少面积或资源占用率的传统方法。其中包括通过将一个以上的运算映射到一个运算器，实现算术运算器(如加法器、乘法器等)的共享。例如，共享后3个加法器可执行6个而不是3个加运算，使用的加法器数量减少了一半，从而减少了资源占用率。通过Xilinx ISE软件，可以在合成属性对话框中开启相应开关(resource sharing)后进行资源共享。当在一个if-else程序块(图1)或case-endcase程序块(图2)中描述互斥的任务后，这些工具能检测并实施资源共享。 发表于：2011/8/4 基于FPGA PCI的并行计算平台实现 PCI总线(外设互联总线)与传统的总线标准——ISA总线(工业标准结构总线)相比，具有更高的传输率(132MBps)、支持32位处理器及DMA和即插即用等优点，用于取代ISA总线而成为目前台式计算机的事实I/O总线标准，在普通PC机和工控机上有着广泛的应用。PCI总线为满足在插卡和系统存储器中高速传输数据的要求提供了很好的途径。 发表于：2011/8/4 基于FPGA的数字磁通门传感器系统设计和实现[图] 针对传统磁通门信号处理电路中模拟元件的缺点，设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构，由激励产生模块、信号处理拱块和负反馈模块组成。外围模拟电路用高速D/A、A/D芯片取代，有利于系统温度稳定性的提到。FPGA内的数字逻辑实现了磁通门信号解算、激励正弦信号发生、D/A、A/D输入/输出串并转换的功能，首先用硬件描述语言(HDL)设计并仿真，然后下载、配置到FPGA中，调试完成后进行实验，通过实时处理双铁芯磁通门传感器探头输出信号对系统进行测试。实验结果证实了系统功能的正确性。闭环结构的采用提高了系统信号梯度线性度，与模拟系统相比，基于数字逻辑的设计温度性能更稳定，更易于小型化，可移植性更强。 发表于：2011/8/3 关于单片机脉冲信号源的CPLD实现方法 单片机产生的脉冲信号源由于是靠软件实现的，所以输出频率及步进受单片机时钟频率、指令数和指令执行周期的限制。文中介绍了一种以CPLD为核心的脉冲信号源，脉冲信号源的参数(频率、占空比)由工控机通过I／O板卡设置，设定的参数由数码管显示，这种脉冲信号源与其它脉冲信号发生电路相比具有输出频率高、步进小(通过选用高速CPLD可提高频率及缩小步进)、精度高、参数调节方便、易于修改等优点。 发表于：2011/8/3 <…366367368369370371372373374375…>
