用FPGA实现数字电视条件接收系统

在采用MPEG-2的数字电视中，加扰过程就是用一个由控制字CW控制的伪随机序列对PES流或TS流进行扰动，使没有被授权的用户不能观看节目。对于授权用户，他们的接收机也有一个同样的伪随机序列产生器，如果接收到正确的CW，就可以生成解扰序列，解除信号的扰动，恢复出接收机可以播放的信号。　

发表于：2011/8/2

基于CPLD／FPGA的多串口设计与实现

本文详细介绍了CPLD／FPGA多串口设计的内部构成，对各个模块的工作原理和关键信号进行了分析，给出了EDA软件仿真形波和测试结果。通过对FPGA／CPLD多串口的设计与实现，为嵌入式系统中串口的扩展提供了一定的帮助。

发表于：2011/8/2

移频键控信号测量系统设计

为了提高铁路机车中移频键控信号的测量精度，给出了一种利用FPGA和ARM处理器测量频率的方法。该方法在FPGA中利用量化时钟实时测量一组FSK信号周期长度，并将测量数据存储在FPGA内部设计的双口RAM中。FPGA通过设计的串口模块将测量数据送给ARM处理器，ARM处理器对产生测量误差的主要原因进行分析，并对上、下边频切换时产生的畸变数据进行处理，给出了时间间隔测量误差的分析和补偿方法。实验表明，该系统具有较好的抗扰动能力，能够满足一般工业现场测试速率和精度的要求。

发表于：2011/8/2

一种基于FPGA“乒乓球比赛游戏机”的设计

可编程逻辑器件FPGA以其开发周期短、成本低、功耗低、可靠性高等优势，广泛应用于通信、航空、医疗等领域，近年来在消费电子领域中的应用也日渐增加。为进一步挖掘FPGA在家庭娱乐如游戏机开发与应用中的巨大商机，介绍了一款以Altera公司FP-GA芯片为控制核心，附加少量外围电路组成的乒乓球比赛游戏机。整个系统设计模块划分清晰：包括裁判端、选手端、控制端、显示端及模拟乒乓球台；功能齐全：包括发球权控制、犯规提示、局数比分显示等，模拟实际乒乓球比赛相似程度高。采用了VHDL语言编程实现，在QuartusⅡ8．1集成环境下进行了模拟仿真，结果表明在设定的比赛规则下，游戏机运行正常，通过进一步优化可将其商品化，推入市场。

发表于：2011/8/2

基于SRAM的可重配置电路PLD

基于SRAM的可重配置PLD（可编程逻辑器件）的出现，为系统设计者动态改变运行电路中PLD的逻辑功能创造了条件。PLD使用SRAM单元来保存字的配置数据决定了PLD内部互连和功能，改变这些数据，也就改变了器件的逻辑功能。

发表于：2011/8/2

FPGA/CPLD助学小组 来啦！

发表于：2011/8/2

德州仪器 PowerStack 封装技术投入量产

日前，德州仪器 (TI) 宣布 PowerStackTM 封装技术产品出货量已突破 3000 万套，该技术可为电源管理器件显著提高性能，降低功耗，并改进芯片密度。

发表于：2011/8/2

基于NiosⅡ的嵌入式高速逻辑分析仪

本设计通过在 Cyclone芯片中嵌入软 CPU、数字 PLL、FIFO和 UART，实现了单片式 8路高速数字信号分析仪。可用键盘改变采样速率，满足对不同速率的数字信号进行采样；用点阵式 LCD显示所采集的 8路数字信号；也可通过串口将采集的数据传输到 PC机进行存储、处理和显示。本设计的时钟频率昀高可 250MHz(CycloneⅡ芯片所支持的昀高工作频率)，从而可以对 8路波特率为 50Mbs的数字信号进行采集与显示。

发表于：2011/8/1

基于AD7892SQ和CPLD的数据采集系统的设计

本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。

发表于：2011/8/1

基于Nios的温备份智能容错系统的设计

如何保证系统的可靠性，是当今科技应用研究的热点。现在常用的方法是：采用冗余技术提高系统的可靠性。常用的技术有：冷备份、温备份和热备份。冷备份指后备系统未运行；温备份指后备系统在工作系统停止之前启动并同步后才能停止运行系统；热备份指后备系统运行并保持与工作系统时时同步。这些技术各有优缺点。热备份需要时时保持后援系统与工作系统的状态一致，那么后援系统必须时时运行，降低了系统的使用寿命，可冷备份又不能保证后援系统启动后与工作系统的状态一致。

发表于：2011/8/1