头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 20nm工艺 三星流片世界最先进半导体芯片 据悉，三星电子近日宣布，其最新的20nm工艺试验芯片的流片已经成功，这也是目前业内最先进的半导体制造工艺。 发表于：2011/7/21 用CPLD控制曼彻斯特编解码器 本系统采用Xilinx公司生产的XC95144芯片，使用Xilinx Foudation 3.1i软件进行开发。所用VHDL程序通过时序仿真和下载后，观察波形并进行实际验证，可以正确地接收和发送曼彻斯特码，符合设计要求。 发表于：2011/7/21 超低功耗CPLD在电子消费产品中的应用 当今可编程器件正朝着高密度、低功耗、高速的方向发展。今年，莱迪思半导体公司推出一种型号为ispMACH4000Z的CPLD器件系列，功耗极低，为便携式半导体消费品市场及其它对功耗有较高要求的电子产品市场提供了新的可编程解决方案。 发表于：2011/7/21 基于FPGA的USB接口数据采集系统设计 介绍了一种高速实时数据采集系统的设计。该系统以FPGA作为逻辑控制的核心，以USB2.0作为与上位机数据传输的接口，能同时支持单端16路和差分8路模拟信号输入，最大采样率为200 kHz,12位的转换精度。描述了系统的主要组成和FPGA模块化设计的实现方法，并给出了其核心模块的时序仿真波形图。 发表于：2011/7/21 基于CPLD的MIDI音乐播放器 本音乐播放器依据MIDI音乐基本原理，结合EDA技术，采用ALTERA公司的可编程逻辑器件（CPLD）EPF10LC84-4作为控制核心而设计的。本文主要阐述了利用VHDL语言设计MIDI音乐发生器芯片，再配上必要的外围电路，从而实现四首音乐选择播放、并配有随音乐节奏而闪烁变化的彩灯等功能的EDA应用系统。 发表于：2011/7/21 CypressPSoC出货量将突破10亿片大关 赛普拉斯半导体公司日前宣布其PSoC可编程片上系统增长迅速，出货量即将突破10亿大关。 发表于：2011/7/21 基于FPGA的出租车计费系统设计 出租车计费系统大多利用单片机进行控制，较易被改装，且故障率较高。针对这一问题，设计了一种基于FPGA的出租车计费系统，可模拟汽车行驶、暂停等待，停止等过程，并可同时显示金额、乘车总路程。设计采用层次化设计方法，用VHDL语言进行编程，开发软件为MAX+plusⅡ。经测试，波形与仿真结果都满足设计要求。 发表于：2011/7/21 FPGA时钟设计 摘要：在FPGA设计中，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD／FPGA时通常采用如下四种类型时钟：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。 发表于：2011/7/21 基于FPGA的IJF数字基带编码的实现 本方案采用FPGA和集成器件来实现IJF编码和IJF－OQPSK调制具有高度集成化、配置灵活、性能稳定、易于实现的特点，由于IJF编码有很多性能更好的变形，只需在此基础修改ROM中的波形系数即可进一步实现多种IJF编码方案。 发表于：2011/7/20 针对低功耗、成本敏感的FPGA应用，新的LATTICE DIAMOND设计软件提供了更强大的设计功能 莱迪思半导体公司（NASDAQ: LSCC）今天宣布推出Lattice Diamond®设计软件，针对莱迪思FPGA产品的旗舰设计环境。Lattice Diamond 1.3软件的用户将受益于主要的新功能，包括时钟抖动分析。现在Lattice Diamond 1.3软件还集成了莱迪思的PAC- Designer ®6.1混合信号设计工具（也在今天发布），为莱迪思的可编程混合信号Platform Manager™器件提供设计支持 。 发表于：2011/7/20 <…375376377378379380381382383384…>
