| 基于国产化FPGA的智能变电站合并单元同步采样系统研究 | |
| 所属分类：技术论文 | |
| 上传者：wwei | |
| 文档大小：1692 K | |
| 标签： 国产化FPGA 智能变电站 合并单元 | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：为提升智能变电站关键设备的自主安全水平，解决合并单元对高精度时间同步和多通道同步采样的工程需求，该研究围绕国产化FPGA开展同步采样系统研究，构建了基于国产FPGA的合并单元总体架构，设计采样控制逻辑、时间同步模块与SV报文封装机制，建立多时钟域管理与数据对齐方案，并对系统同步精度与实时性能进行实验验证。测试结果表明，所设计系统在采样一致性、时间戳精度和网络传输稳定性方面满足智能变电站应用要求，研究成果验证了国产FPGA在高可靠电力二次设备中的工程适用性，为核心芯片国产化和智能变电站关键装置自主化建设提供技术支撑。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2