旋转环境下基于FPGA的多通道数据采集系统设计

旋转环境下基于FPGA的多通道数据采集系统设计[可编程逻辑][工业自动化]

为了满足某大型旋转机械设备在监测过程中实时性高精度多通道的采集需求，提出了一种基于FPGA的多通道振动信号采集检测系统的设计方案。系统采用主/从式FPGA架构，在强噪声环境下实现了采样频率为100 kHz的128通道并行实时数据采集功能。然后通过设计一种参数可调的随机共振信号检测系统，提高了信号信噪比，增强了系统在旋转环境下检测的准确性。经测试验证，该系统具有良好的实时性、稳定性和有效性。

发表于：2019/9/16 上午9:25:00

基于SPCB的处理器直连低延时PCS的设计实现

基于SPCB的处理器直连低延时PCS的设计实现[通信与网络][其他]

SERDES(串行解串)技术因其传输速率高、抗干扰能力强等优点已成为主流的高速接口物理层规范。但由于上层PCS（物理编码子层）需设置弹性缓冲、编解码等功能，导致系统传输延时较高，无法直接应用于处理器直连等延迟敏感应用领域。介绍了一种基于同源相位补偿缓冲(Synchronous Phase Compensation Buffer，SPCB)的PCS架构的设计实现，可应用于延时敏感的SERDES接口传输系统。该架构具有高吞吐率和超低延时的特点，通过定制的SPCB，单通道32 Gb/s时，发送与接收通路传输延时为10 ns左右，约为业界典型PCS方案的一半，达到Intel与AMD并行CPU直连接口（QPI和HT）的延时水平。该PCS架构可通过28 nm/16 nm/7 nm工艺物理实现，已应用于多款国产处理器直连接口。

发表于：2019/9/15 下午5:35:00

基于FPGA的便携式多路高精度采集系统设计

基于FPGA的便携式多路高精度采集系统设计[可编程逻辑][工业自动化]

为满足对旋翼桨叶表面多测点灵敏气压传感器信号的高速、并行、高精度数据采集，同时具备程控增益放大、抗混叠滤波等功能，设计了一种以FPGA作为核心控制单元的便携式多路高精度前置采集系统。待测信号先由信号调理和滤波模块处理，以提升信号质量，然后经过ADC采样模块采集，最后通过SPI总线将采集数据实时传送至主控板卡分析处理，实现多路信号同步高精度采集。测试结果表明，该系统性能稳定，在干扰较大的环境下，小信号采集幅度精度达0.1%，无杂散动态范围达60 dBc。系统采用便携化设计，体积小，成本低，扩展性强，具有很好的应用价值。

发表于：2019/9/12 下午2:30:00

高速PCB电路电源完整性仿真分析

高速PCB电路电源完整性仿真分析[电源技术][其他]

针对日益复杂的高速印制电路板(Printed Circuit Board，PCB)电源电压波动问题，提出一种基于电源分配网络(Power Distribution Network，PDN)与目标阻抗协同仿真设计的方法，对1.15 V电源网络的电源完整性(Power Integrity，PI)进行研究。主要涉及两个方面：(1)直流分析，通过加宽覆铜面积、减少回流路径等措施使1.15 V电压降从9 mV跌落至2.5 mV、温度从1.3 ℃降至0.1 ℃、直流电流密度从91.340 3 A/mm2降至82.393 5 A/mm2；(2)交流分析，从谐振分布和PDN输入阻抗分析，在987.34 MHz谐振点处添加22 μF去耦电容，搭建去耦网络去除风险点。仿真结果表明该方法有效地减少了高速PCB电路潜在的电压波动和目标阻抗不匹配的风险，从而提高了电源系统稳定性和可靠性。

发表于：2019/9/12 下午2:17:00

一款6.4 ppm/℃的低功耗带隙基准设计

一款6.4 ppm/℃的低功耗带隙基准设计[模拟设计][其他]

设计了一款低功耗带隙基准，通过引入在温度超过某一温度之后的渐变阻抗，改善了带隙基准的温漂值，同时对传统的带有运放的带隙做出了改进，设计了一款低功耗的结构。仿真结果表明，在电源5 V供电情况下，总体功耗为1.2 μW，在温度范围-40 ℃~150 ℃，温漂为6.40 ppm/℃。

发表于：2019/9/11 下午2:15:00

面向CGRCA配置比特流的硬件木马攻击防护方法

面向CGRCA配置比特流的硬件木马攻击防护方法[通信与网络][信息安全]

针对可重构设备配置比特流易遭受硬件木马攻击的问题，提出了基于认证加密硬件安全引擎的防护方法。首先，通过研究CGRCA的结构及配置过程，详细分析了系统面临的安全威胁，并给出面向未加密原始配置流的硬件木马攻击流程和植入方法。针对该攻击流程，研究提出基于改进CCM认证加密机制的防护方法，该方法对原始配置流进行部分加密和认证，硬件层面采用资源复用的双安全引擎进行解密和认证，确保配置比特流的完整性和真实性。仿真实验证明，该防护方法能以较小的面积和时间开销，抵御面向配置流的潜在硬件木马攻击威胁，实现对配置比特流的保护。

发表于：2019/9/11 下午1:08:00

一种极低IO带宽需求的大维度矩阵链式矩阵乘法器设计

一种极低IO带宽需求的大维度矩阵链式矩阵乘法器设计[模拟设计][其他]

大维度矩阵乘法常采用子矩阵分块法实现，子矩阵的最大规模决定了整个矩阵乘法执行速度。针对经典脉动结构直接处理的矩阵规模受IO带宽限制严重的问题，提出了一种极低IO带宽需求的大维度矩阵链式乘法器结构，并完成了硬件设计实现与性能验证工作。主要工作如下：(1)优化了矩阵乘法的数据组织，实现输入矩阵规模与IO带宽无关，能够最大限度地利用器件内部逻辑和存储资源；(2)根据优化后数据组织形式设计了链式乘法器硬件，实现源数据计算和传输重叠操作；(3)增强乘法器对矩阵规模的适应性，所设计的链式乘法器可实时配置为多条独立链，并行多组运算；(4)在Xilinx C7V2000T FPGA芯片上完成不同种规模的链式乘法器硬件实现和性能测试工作，在该芯片上本文提出的链式乘法器最多支持800个运算单元，是经典脉动结构规模的8倍；在相同运算器个数下，本文提出的链式乘法器只使用经典脉动结构运算1/8的IO带宽即获得相等性能。

发表于：2019/9/10 上午10:29:00

一种半带滤波器的低功耗实现方法

一种半带滤波器的低功耗实现方法[嵌入式技术][其他]

半带滤波器常被用于实现数字变频中数字信号的2倍抽取过程。对于抽取半带滤波器的无乘法器实现结构，常使用移位相加代替乘法操作减少硬件资源的使用，利用多相分解技术降低整体滤波的运算量，降低硬件实现总体功耗。在此基础上进一步提出了一种低功耗的实现方法。通过Modelsim软件仿真验证功能正确后，最后由Design Complier软件的综合结果表明，与传统一般移位相加实现结构相比，所提出的结构有效地降低了半带滤波器的面积及功耗。

发表于：2019/9/10 上午10:06:00

支持向量机在多因子选股的预测优化

支持向量机在多因子选股的预测优化[嵌入式技术][物联网]

使用财务数据构建一个多因子选股模型，在支持向量机分类上进行预测优化。选股上使用排序法对数据进行预处理，再使用支持向量机对股票收益进行分类预测，最后使用数据到分离超平面的距离进行排序，优化支持向量机的分类预测。实证中，从中证500成分股中选出股票组合，在2016年四季度到2018年一季度获得累计收益88.96%。择时策略的均线策略和通道突破策略均能有效降低波动率和回撤。还使用高频数据来降低均线策略的滞后性，波动率又得到进一步降低。本模型利用支持向量机性质提高预测精度，结合技术分析优化了策略的收益，为多因子选股和交易提供了新的研究视角。

发表于：2019/9/9 上午10:54:00

基于知识图谱的保险领域对话系统构建

基于知识图谱的保险领域对话系统构建[嵌入式技术][物联网]

在当前人工智能技术发展的热潮中，对话系统已经越来越实用化。与一般的闲聊对话系统不同，特定领域的对话系统是基于知识，带有上下文推理的实用性对话系统。保险领域是典型的特定领域，介绍了一种保险相关领域对话系统的基本构建方法，可以帮助用户快速、实用地在某特定领域和场景下构建对话系统，且具有一定的推广性和拓展性。

发表于：2019/9/9 上午2:35:00