设计应用 一种飞机机载数据中继管理单元设计与实现[测试测量][航空航天] 在飞行试验中，飞机上采集的机载测试数据通过遥测链路传输到地面进行实时监控。需要对传输前的机载数据进行处理，以满足遥测发射的需求。采用软件无线电技术，设计了一种基于FPGA和嵌入式Linux的飞机机载测试数据中继管理单元。详细阐述了FPGA、硬件电路及嵌入式软件等关键部分的设计。设备实现了对飞机机载采集数据的处理、转发和无线链路管理功能，经实际试飞测试，满足应用需求。 发表于：2018/6/21 下午1:19:00 基于异常值检测的IC卡安全防御系统设计[嵌入式技术][信息安全] 针对社会上出现的IC卡盗刷问题，设计了一种基于异常值检测的IC卡安全防御系统。系统通过RFID终端采集IC卡物理层及应用层信息，并将数据传至云服务器；云服务器端采用基于集成学习的异常值检测算法进行数据处理；若IC卡异常，则通过手机APP及时提醒用户。系统测试表明，磁场信号异常检测子分类器与用户习惯异常检测子分类器的准确率分别为0.95与0.63，表明系统能有效检测IC卡的异常状态，进而识别伪卡。 发表于：2018/6/20 上午10:45:00 基于多特征融合的井盖检测系统实现[嵌入式技术][工业自动化] 障碍物检测作为智能辅助驾驶的重要一环，得到了广泛关注和研究，其中，井盖的检测对后续的井盖定位和缺损检测有着不可替代的作用。从宏观特征入手，提出一种多特征融合的分类方法，首先利用先验知识划定梯形区域限制搜索区间，进而通过边缘的连通性锁定候选区域，并通过多特征判定，快速准确地从背景中提取出井盖位置。该方法在TMS320DM6437平台上进行了系统实现，验证了方案的可行性。 发表于：2018/6/20 上午10:31:00 伪卫星网络时频同步系统设计与实现[嵌入式技术][航空航天] 为实现伪卫星自组织网络高精度时频同步，设计了一种应用SCPA结构的伪卫星时频同步系统。该系统以FPGA和DSP作为核心基带处理芯片，集成了高速数模转换与模数转换电路以及上下变频电路。详细介绍了伪卫星双向伪距测量技术和时频同步设计方案及实现。系统测试结果表明，伪卫星系统星间载波相位同步误差小于0.1 Hz，时间同步精度优于2 ns，可达到伪卫星自组织网络系统定位精度与授时精度要求。 发表于：2018/6/19 上午10:36:00 基于密度聚类的能耗数据采集网关设计[嵌入式技术][智能电网] 现有用电信息采集网络集中器不具备对异常用电量进行检测功能，导致主站对异常用电行为分析与响应滞后。设计一款具备异常检测功能的用电信息采集网关，将网关安装在集中器侧对集中器能耗数据进行异常分析是应对该问题的有效解决方案。根据用电信息采集网络的特征和相关电网规约，网关通过构造数据帧查询主站地址池配置自身地址；基于密度聚类DBSCAN算法和决策树C4.5算法对异常用电行为进行判断。实验结果表明，该网关能够快速地对自身地址进行配置并对能耗数据进行异常分析。 发表于：2018/6/19 上午10:25:00 基于LoRa的远程抄表系统的设计与实现[通信与网络][物联网] 针对基于ZigBee技术实现的无线抄表系统传输距离近、抗干扰能力弱等问题，设计了一种基于LoRa的新型远程抄表系统。该远程抄表系统由路由模块、中继器及表端模块组成，这三大模块均使用低功耗射频芯片SX1278。在抄表过程中，针对该系统提出了4种路径探测命令帧。该系统能将集中器端的无线信号进行中继转发至表端，延长无线通信距离。测试结果表明，该抄表系统稳定可靠、抄表范围广、组网时间短，具有广泛的应用前景。 发表于：2018/6/15 上午11:45:00 一种超宽带低雷达散射截面天线的设计与研究[通信与网络][物联网] 提出了一种超宽带低雷达散射截面积的全金属天线。该天线采用了全金属Vivaldi作为辐射单元，通过利用一种新型的频率选择表面结构来降低工作频段内的雷达散射截面积。此频率选择表面结构由三层周期性平面结构和双层介质构成，具有超宽带、带宽可控等特性。改变金属层的开槽宽度和中间结构的宽度，可以调整频率选择表面工作频段的带宽及中心频点位置，从而实现频率带宽可调，使其可以应用于天线不同工作频段雷达散射截面积的降低。 发表于：2018/6/15 上午11:32:00 一种面向异步FIFO的低开销容错机制研究[嵌入式技术][其他] 异步FIFO(First-In-First-Out，先进先出队列)作为数字系统中的一种基本结构，被广泛应用于设计之中。其可靠性影响整个系统能否正常运行。提出一种折叠式的容错方法，用于提高异步FIFO的可靠性。该方法通过控制逻辑绕过故障单元，大大提高异步FIFO能容忍的故障数量。另外，为了减少故障对FIFO深度的影响，在折叠式的方案基础上引入空间冗余技术。实验结果表明，与仅采用空间冗余技术的方案相比，提出的方法可以多容忍12个储存单元故障，而为容错增加的面积开销最多只多了4.19%。 发表于：2018/6/14 上午11:01:00 一种基于HDMI2.0的编解码器设计[可编程逻辑][消费电子] 分析了HDMI2.0版标准的编解码算法，使用硬件描述语言设计了编解码器电路，选用FPGA开发平台进行了原型验证。该电路占用逻辑资源少，并兼容HDMI1.4和HDMI2.0版标准。验证结果表明，该设计正确实现了编解码器的功能，满足HDMI接口标准的要求，可应用于系统设计中。 发表于：2018/6/14 上午10:52:00 一种基于包交换的有效载荷时间同步方法的设计和实现[可编程逻辑][航空航天] 为了解决航天器上各有效载荷时间同步精度有限的问题，提出了基于包交换的时间同步方法。该方法通过步进式的时间补偿和频率校正，实现多载荷、高可靠、高精度的时间同步。同时进行网络调度控制，保证同步周期和网络背景流量的变化对时间同步精度的影响降到最低。在实验验证中，将该方法的实现与光纤网络结合，在Xilinx K7系列FPGA板卡上实现了整个时间同步系统。使用小部分的硬件和网络资源，实现纳秒级的时间同步。 发表于：2018/6/13 上午11:50:00 <…389390391392393394395396397398…>
