基于TMS320C6678核相关滤波器跟踪算法实现及改进

基于TMS320C6678核相关滤波器跟踪算法实现及改进[嵌入式技术][其他]

目前，目标跟踪已成为计算机视觉领域的一个重要分支。近年来，基于核相关滤波器(Kernel Correlation Filter，KCF)跟踪算法在频域使用循环矩阵性质进行元素的点积运算，与以往的跟踪算法相比，在性能和速度上具有很大的优势。但是当目标尺寸发生变化以及目标受到严重遮挡时，KCF算法不能准确跟踪。因此，在KCF算法基础上做了改进，提出了一种尺度更新算法以及目标跟踪丢失后由粗到精的重定位算法，最后算法在8核DSP处理器TMS320C6678上成功实现了移植。通过多核并行处理，达到30帧/s的实时跟踪帧率。

发表于：2018/2/27 下午2:46:00

基于SoC FPGA的光伏电力通信管理机系统

基于SoC FPGA的光伏电力通信管理机系统[可编程逻辑][智能电网]

介绍了一种基于SoC FPGA的光伏电力通信管理机系统的设计方法。该系统采用新型的集成有ARM硬核处理器的SoC FPGA作为主控芯片，将传统通信管理机的运算和通信工作进行合理划分，并由FPGA和ARM处理器协同实现。通过采用软硬件相结合的设计方式，本系统能够简化电路设计，降低通信事务对CPU的中断数量，增加支持MODBUS协议的RS485端口总量，并通过独立的NIOS II备用系统保证了系统在灾难情况下的可恢复性等，所以更加适合光伏电力系统中多设备、大数据量的应用。

发表于：2018/2/27 下午2:27:00

国五标准轻型柴油车SCR系统控制器的设计

国五标准轻型柴油车SCR系统控制器的设计[嵌入式技术][汽车电子]

随着国五排放标准在全国范围内实行，对柴油车后处理系统要求越来越严格。针对国五标准设计选择还原催化(SCR)系统控制器，主要的方法是研究SCR系统尿素喷射控制策略，在MATLAB/Simulink中建立SCR系统催化器模型以及开环控制系统模型,通过实验验证控制模型的准确性，并利用MATLAB/Simulink自动生成算法层代码；另外通过编写相关底层模块并移植其与算法层接合，实现SCR系统软件层的设计。最后将设计好的SCR控制器分别在欧洲测试稳态循环(ESC)和欧洲瞬态测试循环(ETC)下对装有SCR系统的柴油机进行测试。

发表于：2018/2/11 上午11:10:00

基于TMS320C6678的粒子群算法并行设计

基于TMS320C6678的粒子群算法并行设计[嵌入式技术][航空航天]

针对粒子群算法在实际应用中的实时性需求，对算法的并行性进行分析，并根据TMS320C6678多核处理器的架构特点，设计出局部并行全局串行的并行模型，高效地将应用程序映射到多核处理器中。实验数据表明，该设计充分发挥了TMS320C6678的性能优势，有效提高了系统的实时处理能力。该设计有效地推进了PSO算法在实际中的应用，对其他各种群智能算法有重要的借鉴意义。

发表于：2018/2/11 上午10:55:00

基于前导的OFDM系统信道估计及FPGA实现

基于前导的OFDM系统信道估计及FPGA实现[可编程逻辑][通信网络]

在分析了802.11a WLAN系统发送与接收机模型基础上，提出了基于前导的OFDM的信道估计与均衡及FPGA实现的方案，其中包括信道的估计与补偿。方案中的各电路模块使用Verilog HDL语言编写，并在Xilinx 的编程软件Vivado 14.2下进行编译、仿真与综合。仿真结果表明：电路系统各模块运行良好，能够对信道进行估计与补偿，符合设计要求。

发表于：2018/2/10 下午1:52:00

一种用于高精度DAC的实用型CMOS带隙基准源

一种用于高精度DAC的实用型CMOS带隙基准源[模拟设计][其他]

为了满足一种高速、高精度DAC的设计要求。通过带隙基准电压源的基本设计原理，设计了一种实用型的基准电压源，获得了一个快速启动、高稳定性的电压基准电路。基于40 nm的CMOS标准工艺并用cadence软件进行了后仿真，仿真结果表明在室温下，电源电压为2.5 V时输出基准电压为1.184 V；启动时间为0.5 μs；消耗功耗为0.185 5 mW；在-15 ℃～75 ℃的温度范围内温度漂移系数为8.7×10-5/℃；在低频时电源电压抑制比为-85 dB；绘制版图的面积大小仅为154.799 μm×48.656 μm。

发表于：2018/2/10 下午1:39:00

激光探测器光斑质心算法硬件设计

激光探测器光斑质心算法硬件设计[可编程逻辑][工业自动化]

针对计算机在接收工业高清相机通过图像采集卡传输的图像数据进行信号处理运算的低速与单一性，设计一款相机控制器，该控制器在设备端与相机通过Camera Link电缆连接，利用可编程逻辑（FPGA）进行图像采集和算法实现，将原先运行于计算机的算法移植到该设备中，处理完成的数据通过以太网发送给计算机。与原始方法相比，该方法充分利用了FPGA对信号的高速并行处理能力，能够完成每秒300帧图像传输的同时，实时提取每帧图像的质心坐标供计算机使用，对计算机的配置不需高要求。该方法为控制接收多台相机数据并同时进行信号处理提供了有效途径。

发表于：2018/2/9 上午10:52:00

基于FPGA的实时视频图像采集处理系统设计

基于FPGA的实时视频图像采集处理系统设计[可编程逻辑][安防电子]

针对目前数字图像采集处理技术的实时性、大容量、小型化等特点，设计了一种基于FPGA的实时视频图像采集处理电路系统。采用FPGA作为整个系统的控制和图像数据处理中心。DDR2 SDRAM为高速储存模块核心器件，CMOS 7670为视频图像采集器件。并通过Quratus II和Modelsim等软件对系统的边缘检测算法、控制过程、各个模块等进行硬件工程设计和仿真，实现了视频图像从采集、存储到处理、显示的整个过程。实验表明，视频图像采集处理的动态画面流畅、清晰、实时性好。

发表于：2018/2/9 上午10:42:00

多时钟系统下跨时钟域同步电路的设计

多时钟系统下跨时钟域同步电路的设计[模拟设计][其他]

针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题，分析了以往的优化方法的优缺点，然后从电路的角度出发，提出了一种新的SOC跨时钟域同步电路设计的方法。这种方法电路简单，可靠性高，通过仿真实验和实测实验验证，能够在多时钟系统中适应最小输入脉宽、不漏信号、避免误触发和多触发，且很好地解决了亚稳态等问题。

发表于：2018/2/8 上午10:18:00

一种小型、高效反辐射导引头接收方案设计

一种小型、高效反辐射导引头接收方案设计[模拟设计][其他]

在反辐射导引头接收电路设计中，针对后端信号处理数据量巨大以及模拟前端和数字后端之间连线复杂等问题，提出了一种基于数字下变频（DDC）模块和JESD204B高速串行接口的导引头接收方案。该方案采用模块化设计思想，在导引头模拟前端预先完成多基带信号的数字下变频，降低后端信号处理数据量。采用新一代高速串行JESD204B接口作为模拟前端输出，通过仿真分析JESD204 Phy IP，在Xilinx公司的Kintex-7系列FPGA上完成了JESD204B单链路接收接口。经过仿真和实验，证明所设计接收方案满足反辐射导引头功能要求，并且具备一定的先进性。

发表于：2018/2/8 上午10:07:00