基于SIMI模型的S7协议的实时异常流量检测方法

基于SIMI模型的S7协议的实时异常流量检测方法[其他][其他]

S7协议在通信过程中存在着脆弱性，使得工业生产通信过程容易受到攻击，造成极大的安全隐患。为了解决这个问题，提出一种基于SIMI的S7协议异常流量检测方法。首先分析了S7协议的特征以及脆弱性；然后，提出一种基于SIMI的S7协议实时异常流量检测方法，该方法在流量状态特征关联性分析的基础上，利用SIMI算法的分类特性对S7协议异常流量实时状态进行有效识别和分类，构建出S7协议异常流量状态的知识图谱；最后，通过模拟实验验证了方法的有效性。通过分析，算法的计算复杂度显著降低。

发表于：9/1/2020 1:23:00 PM

基于自适应遗传算法的MEC任务卸载及资源分配

基于自适应遗传算法的MEC任务卸载及资源分配[其他][其他]

移动边缘计算(Mobile Edge Computing，MEC)是指将具有计算和存储能力的云服务器部署在移动网络边缘，从而为用户带来低能耗、低时延的优势。针对单小区-多用户场景下的计算任务卸载问题，设计系统总开销优化函数，并提出任务卸载决策和资源分配的联合优化问题。首先采用自适应遗传算法制定卸载决策及后续的更新操作，在每一次卸载决策更新的情况下将原问题分解为功率分配和计算资源分配两个子问题；然后根据凸优化及准凸优化理论，利用二分搜索法和拉格朗日乘子法分别求出功率分配和计算资源分配的最优解。仿真结果表明，所提出的方案在保证用户时延约束的同时，降低了系统总开销，有效地提升系统的性能及用户服务质量。

发表于：8/28/2020 10:52:00 AM

一种微纳卫星UHF地面接收设备的设计

一种微纳卫星UHF地面接收设备的设计[测试测量][航空航天]

针对常规微纳卫星的地面UHF(超高频) 接收设备复杂、系统庞大问题，提出了一种使用软件无线电芯片AD9361简单易行的地面接收方案。设备由射频前端、基带处理和上位机部分组成。通过对射频链路、灵敏度进行分析，从理论上确保方案的可行性。通过对模拟信号源接收实验，结果表明该UHF接收设备方案切实可行，并已在微纳卫星信号实收测试中得到应用。

发表于：8/28/2020 10:46:00 AM

低成本SerDes在数据采集中的方案设计与应用

低成本SerDes在数据采集中的方案设计与应用[其他][其他]

介绍了低成本的1 Gb/s源同步SerDes接口应用原理，并详细阐述了低端FPGA如何与高速数据接口以及如何实现对1 Gb/s数据的可靠采样的解决方案。该接口适用于AD9653等源同步SerDes接口的数据转换器。再配合Spartan-6系列等低端FPGA的应用，可以大大降低数据采集系统的成本、功耗和复杂度。

发表于：8/27/2020 8:54:00 AM

一款单线传输LED恒流驱动芯片的设计

一款单线传输LED恒流驱动芯片的设计[电子元件][消费电子]

设计了一款三通道单线传输LED恒流驱动芯片，芯片具有三路PWM驱动端口，实现256级灰度输出。芯片内部集成的关键电路包括三部分，即数据提取电路、数据处理电路、下级数据重建电路。在级联工作时，首颗芯片对多组输入数据流进行数据提取与处理，将第一组数据截取，经处理后送至驱动端口，同时将其余数据正确地传递到下一颗芯片。经仿真，芯片在传输速率为800 kb/s时，传输特性稳定。

发表于：8/27/2020 8:49:00 AM

一种带有斜率补偿的片上温度检测电路

一种带有斜率补偿的片上温度检测电路[测试测量][工业自动化]

介绍了一种采用0.13 μm CMOS工艺制作的适用于片上集成电路的温度传感器。分析了核心模拟电路和温度检测原理，对参考电压进行了斜率补偿，以取得更准确的温度检测性能。样品电路测试表明，在-55 ℃～125 ℃范围内，温度检测结果与实际温度基本吻合。

发表于：8/26/2020 9:02:00 AM

基于硬件仿真器的PCIe接口验证方法的研究和实现

基于硬件仿真器的PCIe接口验证方法的研究和实现[电子元件][工业自动化]

PCIe接口是System on Chip (SoC）芯片上使用非常广泛的一种高速接口。因此，在SoC芯片的Register Transfer Level(RTL)级设计开发阶段，对PCIe接口设计的验证显得尤为重要，需要通过不同的验证平台保证PCIe接口设计的功能正确性和性能稳定性。对基于Cadence 硬件仿真器创建的PCIe接口验证平台的方法进行研究，并在某款SoC芯片上实现了该验证流程。实践表明，使用该方法能够较快速地构建验证平台，提供较高的仿真测试性能，同时支持多种调试手段，有效地完成验证目标。

发表于：8/26/2020 8:57:00 AM

基于Cadence CHI和IVD VIP的 多核SoC系统数据一致性验证

基于Cadence CHI和IVD VIP的 多核SoC系统数据一致性验证[通信与网络][其他]

在多核的SoC系统中，不同的处理器核对内存空间和设备空间进行着大量的数据读写操作，维护Cache一致性面临严峻挑战。集中于控制流方面的验证环境搭建已非常复杂，而包含数据正确性检查的验证由于控制流程复杂、数据量大等问题而更加困难。针对这一问题，基于Cadence公司提供CHI VIP、AXI VIP和IVD VIP，实现多核环境下的系统级数据一致性验证。搭建的验证平台中采用CHI VIP通过笔者开发的CHI协议转换桥发出访存请求，使用AXI VIP收集到达主存的数据，由IVD VIP对CHI端口的请求数据与AXI端口的访存数据进行实时分析比对，实现在较高抽象层次上的激励产生和响应检查。该验证平台能够在子系统级及系统级进行数据一致性验证，具有验证环境搭建快速和功能点覆盖完备的优点。

发表于：8/25/2020 9:22:00 AM

12 V电源平面对DDR4信号的影响

12 V电源平面对DDR4信号的影响[通信与网络][5G]

随着互联网的高速发展，5G时代已经到来，数据的传输速率越来越高，对服务器板卡的研发是个新一轮的挑战。内存的发展从DDR3到现在已经广泛使用的DDR4，其工作电压已降为1.2 V，而DDR4信号的上升沿及下降沿低至百皮秒量级。为确保数据的传输速率以及传输的准确性，DDR4传输线上的串扰不容忽视。以服务器项目中PCB主板的DDR4传输线为研究对象，首先设计不同的主板叠层模型，利用不同的叠层结构来控制DDR4所在信号层的远端参考层，然后通过调用Sigrity工具仿真和实际测试分析不同叠层模型下的测试结果。结果显示，远端参考12 V电源平面会对DDR4信号造成超过几十毫伏量级的串扰，而12 V电源层与信号层之间加入地层屏蔽后，串扰电压显著减小。

发表于：8/25/2020 9:14:00 AM

基于Innovus的复杂时钟结构分析及实现

基于Innovus的复杂时钟结构分析及实现[模拟设计][工业自动化]

在先进工艺节点下，随着设计规模越来越大，时钟频率越来越高以及时钟结构越来越复杂，最终整个设计收敛对于时钟质量的依赖越来越明显。针对类似多输入动态mux复杂时钟、IP模块多内部输出时钟等复杂的时钟结构，采用分析时钟框图及基于Innovus工具从网表中提取时钟结构的分析方式进行时钟结构上的详细梳理，提出针对时钟结构分析及clock spec的优化方法。同时在一个超大规模的16 nm top design上基于优化后的clock spec进行CTS，并结合multi-tap的clock tree做法，从得到的结果可以发现在run time、clock latency等方面都有较大的提升，能够满足项目要求的时钟长度等要求，有效避免block接口的时序冲突。

发表于：8/24/2020 9:09:00 AM