设计应用 一种用于GPS波段的低相噪VCO设计[模拟设计][通信网络] 设计了一种工作频率为1.8 GHz的低相噪频率可调的LC压控振荡器电路。该压控振荡器采用AMOS管作为变容二极管，提高了频率的调谐范围。为了降低电路的相位噪声，设计中采用了PMOS顶部偏置电路代替底部的NMOS偏置电路，并在电路中串联了一个大电容以滤除电路中的高频噪声。仿真测试结果表明，该电路在1 MHz频偏时其相位噪声为-116.5 dBc/Hz。 发表于：2018/8/28 上午11:48:54 一种低压工作的开关电流Σ-Δ调制器[电源技术][工业自动化] 基于全差分开关电流存储单元，设计了一种二阶开关电流Σ-Δ调制器。采用标准0.18 μm数字CMOS工艺，在spectre仿真器下进行优化仿真。实验表明，调制器在1.8 V工作电压、5 MHz采样频率、125倍过采样率下，输出波形与Matlab下的行为仿真波形接近，具备调制功能并达到12 bit分辨率。与类似研究相比，本设计在相当的分辨率条件下，实现了低电压工作。 发表于：2018/8/28 上午11:42:31 基于采样信号占用度的频谱感知技术[通信与网络][通信网络] 针对现有三种频谱感知技术的局限性，提出了一种基于采样信号占用度的频谱感知方法，通过提取采样信号的特征值来计算采样时段内的频谱占用度，并以此判决信号是否存在，实现了较低信噪比下的频谱感知。通过蒙特卡罗仿真和实际检测实验，验证了该方法在实际应用中的有效性。 发表于：2018/8/27 下午7:33:52 采用单一人体阻抗网络实现多标准泄漏电流测试[测试测量][工业自动化] 介绍了一种采用单一人体阻抗网络实现符合多标准的泄漏电流测试技术。首先对多标准中提出的测量泄漏电流过程中所采用的多种人体阻抗网络进行分析，进而得出频率因数。在此基础上对测得值进行加权计算实现多标准的泄漏电流测试系统。该系统由单一模拟人体阻抗网络、信号调理电路、DSP高速数据采集系统和计算机等组成。实验表明，测试方法符合多种标准的测试要求。 发表于：2018/8/27 下午7:20:20 基于CPLD的高精度全数字锁相环[可编程逻辑][智能电网] 针对由电力系统工频信号频率波动导致的不能同步采样从而影响电参量测量精度的问题，提出以74HC297为核心设计高精度的全数字锁相环(ADPLL)电路，实现精密跟踪锁定待测信号频率和相位，并在CPLD中实现。本文推导ADPLL在频率跳变时的锁定时间表达式，分析影响锁定速度和精度的相关因素。给出实验波形和数据，实验结果表明，该ADPLL的锁定精度至少达到0.000 2 Hz以上。 发表于：2018/8/27 下午6:45:09 在高性能计算中基于电热耦合的全面电热分析[电源技术][工业自动化] 提出一种全新的基于SOR的全面电热分析方法。在该方法中电源地线分析和热分析互作用充分考虑了电热耦合，利用热分析迭代计算温度，及利用电源地线分析确定电源电压。实验结果表明，提出的电热分析,以较少的迭代次数获得适度的温度值和电压值，结果比较理想。 发表于：2018/8/27 下午5:04:00 WCDMA信号检测与参数估计[通信与网络][通信网络] 针对低信噪比下WCDMA信号检测与伪码（OVSF码）周期检测的难题，利用四阶累积量能够有效抑制高斯白噪声和二次谱具有明显谱峰的特性,提出了一种基于四阶累积量和二次谱相结合的WCDMA信号盲检测方法。该方法首先利用四阶累积量的切片检测出WCDMA信号，并估计得到WCDMA信号的采样率，接着通过二次谱算法所得到的谱峰间的距离来估计出OVSF码的周期参数。计算机仿真结果表明，该算法可以有效地对WCDMA信号进行检测并估计OVSF码周期。 发表于：2018/8/27 下午4:52:00 TD-LTE系统小区搜索PSS定时同步的研究[通信与网络][通信网络] 通过对现有小区搜索PSS定时同步算法的研究，结合Zadoff-Chu序列自身的特性，给出了一种低复杂度的PSS定时同步算法的实现方案。理论分析和仿真结果表明，该方案能够简化PSS定时同步的计算复杂度，具有高效性、可行性，能够满足TD-LTE系统小区搜索的性能要求。 发表于：2018/8/27 下午4:23:00 基于安培力的金属与非金属自动分离垃圾箱[嵌入式技术][消费电子] 传统的利用磁力分离金属与非金属垃圾的方法存在难以分离出非导磁材料金属垃圾的问题。为此，研究了非导磁性金属垃圾的分类问题，提出了基于安培力的金属和非金属垃圾分类方法，以AT80C52单片机为控制器，设计了一种用于步行街的小型环保垃圾箱，能够对行人随手扔进的垃圾进行金属和非金属现场自动分类。介绍了该垃圾箱的组成结构及工作原理，并给出了详细的电路控制系统设计方案。该垃圾箱具有设计制造成本低、使用方便、实用性强等特点。 发表于：2018/8/27 下午4:19:00 基于查表结构的指纹增强电路设计[可编程逻辑][安防电子] 增强运算是指纹预处理中的关键步骤，在以往算法的基础上加以改进，设计了一种基于查表结构的硬件电路，提高了运算速度，同时节约了硬件资源。用Verilog硬件描述语言对电路进行RTL（Register Transistor Level）建模，并编写测试模型对电路进行仿真。通过测试结果可知，电路运算速度快，是等条件下通用处理器运算速度的10倍以上；增强后为二值化指纹图，减少了预处理的步骤与时间；其优越的增强效果，保证了后续的指纹特征提取与识别的正确率。该增强电路可作为IP核应用在指纹识别集成电路中。 发表于：2018/8/27 下午4:16:00 <…361362363364365366367368369370…>
