《电子技术应用》
您所在的位置:首页 > 其他 > 业界动态 > 莱迪思宣布推出ispLEVER 7.2版 Service Pack 1 FPGA设计工具套件

莱迪思宣布推出ispLEVER 7.2版 Service Pack 1 FPGA设计工具套件

工具套件支持新的LatticeECP3 FPGA系列
2009-03-02
作者:莱迪思半导体公司

    莱迪思半导体公司(纳斯达克股票代码 :LSCC)2009年2月23日宣布推出ispLEVER  FPGA设计工具套件7.2版Service Pack 1。该版本支持同在今天宣布的新的LatticeECP3 FPGA器件系列,还包括最新发布的可用于所有操作系统的Synopsys的先进的Synplify FPGA综合工具,以及可用于Windows操作系统的Aldec的Active-HDL?莱迪思版仿真器。 

    “此次发布扩展了ispLEVER7.2设计工具套件以支持新的LatticeECP3 FPGA系列,并采用先进的布局和布线算法提升了性能,包括减少运行大设计的时间和加入了改善时钟的流程, ”莱迪思软件产品规划经理Mike Kendrick说道, “ispLEVER工具的许多其它业界领先的功能也支持LatticeECP3系列,如快速和精确的功耗计算器、基于分组和引脚的输出同时开关(SSO )噪声分析器,还有针对开放源代码的LatticeMico32软微处理器的LatticeMico32系统设计工具。 ” 

 

    ispLEVER 7.2 Service Pack 1支持LatticeECP3 FPGA系列

    ispLEVER 7.2 Service Pack 1全面支持LatticeECP3 FPGA系列的使用和验证。针对LatticeECP3系列的低功耗应用,设计人员可以有信心地使用功耗计算器——这个在FPGA业界领先的功耗估计和计算工具——进行规划设计。功耗计算器不仅能估量典型的功耗,而且还能根据实际的器件估量最坏情况下的功耗。对于不同温度、电压和激活因子等环境条件,功耗计算器都能够非常快速地重新计算功耗,“假设”分析几乎是毫不费力的。SSO分析器能够帮助用户了解他们规划的引脚布局是否有足够的能可靠运作的噪声容限。对不同环境条件下的“假设”分析,如由于电路板布局而增加的噪声,用SSO分析器就可以估算出结果而无需制作电路板,从而可以避免重新制作电路板的昂贵费用。其他ispLEVER的工具,如基于Lattice Reveal RTL的硬件调试器和用于实现开放源代码LatticeMico32软微处理器的LatticeMico32系统,现在也支持LatticeECP3系列。关于新的和扩展功能的更全面的信息可以查询ispLEVER 7.2 Service Pack 1,请访问http://www.latticesemi.com/products/designsoftware/isplever/isplever/whatsnewinisplever.cfm?source=sidebar

 

    关于ispLEVER设计工具套件

    针对最新的莱迪思FPGA产品,ispLEVER设计工具套件拥有全方位的设计环境。针对所有的设计任务,它提供了一套完整的功能强大的工具,包括项目管理、IP集成、设计规划、布局布线、在系统逻辑分析等。可用于Windows、UNIX或Linux平台的ispLEVER工具套件以CD - ROM和DVD的形式提供。其中还包括支持所有操作系统的Synopsys的先进的Synplify Pro综合工具,以及用于Windows操作系统的Active-HDL?莱迪思版本仿真工具。 

 

    价格与供货情况

    当前设计工具在有效期内的用户不需要任何费用即可获取用于Windows 、Linux和UNIX的ispLEVER 7.2 Service Pack 1工具套件。Windows版的全套ispLEVER设计工具套件起售价为1295美元。 

 

    关于莱迪思半导体公司

    莱迪思半导体公司提供创新的 FPGAPLD 混合信号 可编程逻辑解决方案。要了解更详细的信息,请访问www.latticesemi.com

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。