雷达目标模拟器可以在雷达系统发射机不工作的条件下，按照一定的假设，模拟形成全方位、多批次、具有复杂干扰的雷达目标信号，提供接近实战的空中情报。自出现以来，因其实用性和成本上的优势成为各国的研究热点。

    针对实装雷达的特点，介绍了某型雷达目标模拟器的设计与实现，雷达操作人员能够在接近实战的环境中进行训练，有利于提高操作人员的跟踪识别目标的水平，最大限度地发挥雷达的作战效能。
1 系统结构
    系统结构如图1所示。主控计算机实现参数设置及理论航迹产生、通道实时计算和控制以及数据接收三部分功能。通过FPGA配以外部驱动电路，实现雷达参数采集通道、目标和干扰信号产生电路、PC104总线驱动电路及同步电路的功能。

    系统工作时，首先通过参数设置及理论航迹产生软件设置目标及干扰航迹，并对目标与干扰信号的参数进行设置，计算机对硬件电路各通道的目标和干扰包络数据进行初始化。航迹启动后，计算机在角度同步方波的控制下，从FPGA接收雷达的状态参数，进行模拟判断、通道分配、相对坐标计算、通道放大量计算及干扰处理，形成通道控制数据。角度方波回程到来时，通过PC104总线送至硬件电路，控制硬件电路产生带有位置和速度信息的目标与干扰信号，最后经D/A转换及驱动电路形成雷达的视频信号。
2 系统硬件实现
    综合考虑成本与系统的资源需求，本设计选用Altera公司的Cyclone系列芯片EP1C12Q240C8，主控计算机采用PC104主板，外接自定义小键盘、磨球鼠标和LCD显示器，通过主板上的PC104总线与FPGA通信，构成了一套嵌入式应用系统，以满足控制稳定、机械尺寸小的要求。
2.1 雷达参数采集通道
    模拟雷达目标信号时，需要采集制导站的工作状态（外引导、扫描跟踪、制导跟踪）、目标的照射次数和工作频率、跟踪目标的参数（斜距、角度）以及实时波束指向等状态参数。
    如图2所示，雷达参数采集通道的核心部分为一个双端口存储器，输入端接至制导站共总线，输出端接至PC104总线，通过共享内存的方式实现总线数据的采集，完成对制导站状态和参数的读取。制导站的调度机只对总线接口电路的存储器执行写操作，工控机只对双端口存储器执行读操作，且调度机的优先权高于工控机。本设计利用FPGA内部的双端口RAM作为制导站计算机存储器的映射。在制导站向其存储器写状态参数的同时，将该数据写入FPGA的RAM中，FPGA再通过PC104总线将数据传给PC104工控机。这样既保证了原制导站的总线误码率，又避免了对雷达的工作造成影响。
    图3为雷达参数采集通道的顶层设计图，CAB[12..0]、CDB[15..0]分别为制导站共总线的地址线和数据线，CBOPEN、CDTR、CMIO、CWR、CBHE 为调度机向制导站存储器写入数据时的控制信号，同时作为FPGA内的双端口RAM的使能信号。ad[19..0]和data_out[7..0]分别为PC104工控机的地址线和数据线，在控制总线pc104_CB[4..0]使能时，将16 bit的雷达状态数据分两次传输给工控机。
2.2 目标和干扰信号产生电路
    目标和干扰产生电路是硬件设计的关键电路，负责形成各种目标包络信号，主要包括目标信号通道包络和干扰目标调制通道包络。
    目标信号产生电路的原理如图4所示。地址译码电路在局部总线的控制下完成各选通信号的译码、角度计数及RAM地址形成电路形成角度偏移信号及RAM单元的地址信号；在主控计算机的控制下，将各种目标信号数据经PC104总线写入RAM单元，用于形成不同目标的包络数据。要完整模拟目标信号，必须模拟目标的距离、角度和幅度特性。目标的距离模拟可通过控制产生线性调频目标信号的延时时间实现。目标的角度模拟可通过控制和差支路信号的幅度及相位实现，而目标的幅度特性主要与目标距离、目标雷达的截面积和目标起伏特性有关，可通过雷达目标的施威林（Swerling）起伏模型控制实现。本设计中，将模型数据预先存储在PC104的存储卡中，系统工作时根据不同的模拟要求向FPGA的RAM中传送相关数据，以提高系统的实时性。

    距离形成电路产生不同宽度的距离选通信号，计数步长为16 bit，计数时钟为100 MHz。在目标包络形成期间， RAM单元中存储的数据被逐一读出，经距离信号选通后的包络数据与其幅度控制信号相乘，然后输出至D/A转换及驱动放大电路，进行功率、增益调节，即可得到满足系统要求的目标包络信号。在模拟多批目标时，只需要先将各目标的高低角/方位角包络信号相加再输出给D/A转换器，因而具有良好的可扩展性。
    干扰信号作为目标回波信号的重要组成部分，其数学形式与目标的信号形式相同,只是幅度的起伏特性和强度以及多普勒频谱的变化范围不同。实现简单干扰时，可以认为是大量近似相等的独立单元散射体的回波相互叠加，杂波的幅度分布特性近似服从高斯分布模型，但这只适用于早期的低分辨率雷达。实现复杂干扰时，需要使用不同的幅度分布模型对杂波进行模拟，例如，地物杂波的模拟采用幅度概率分布为对数正态分布和Weibull分布的模型来描述。气象杂波的模拟采用幅度分布为瑞利分布的高斯谱模型来描述。本设计中，将杂波模拟数据预先存储在PC104的存储卡中，系统工作时根据参数设计向FPGA的RAM中传送杂波数据。干扰信号的包络数据从RAM中读出之后，不进行距离信号选通，而是与杂波数据进行相乘调制，然后再与均匀白噪声相乘进行调制，经过两次调制后可实现对不同干扰信号的模拟。均匀白噪声可采用线性反馈移位寄存器LFSR（Linear Feedback Shift Register）方法产生，通过修改FPGA的程序来改变生成噪声的参数，而不是改变硬件电路，因此可以方便地移植到其他电路设计中。
    高速D/A转换及驱动电路如图5所示，MAX5190的8引脚(即数据位)、时钟引脚和选通端均与FPGA相连，由FPGA为D/A提供40 MHz时钟，同时芯片的3.3 V电源也由其电源管理引脚提供。

2.3 PC104总线驱动电路及同步电路

    FPGA与PC104主板通过自定义局部总线标准相连，该总线借鉴PC104结构和定义。总线的双向数据收发器采用74HC245芯片，该芯片为8 bit双向总线收发器，一般用于数据总线间的双向异步通信，三态输出，数据传送方向由DIR脚控制。输出允许控制端（GN）低电平有效，为高电平时两端呈高阻。该总线使用A0～A19共20根地址线寻址存储器，同时将使能、选通及读写控制信号也用于译码。
    系统同步信号控制整个系统工作的起始与结束，在其低电平期间，主控计算机将空情数据写入各功能模块的存储单元，当上升沿到来后，各功能模块则按照空情数据形成所需要的目标和干扰信号。为了克服长距离传输线路上噪声的叠加干扰，兵器送来的同步信号采取差分信号形式传输。在进入FPGA之前，需要通过75175芯片将其变换为普通的TTL电平信号。
3 系统软件实现
3.1 参数设置及理论航迹产生
    参数设置及理论航迹产生部分是系统的人机交互界面，用于设置目标和干扰的航迹及参数，内容包括：目标的批号、机型以及干扰的属性、时间和强度等。本系统在输入目标航迹并生成空情时，系统输出的空情应近似实际，即其中的目标航迹在时间、空间上需要符合特定的要求。实际雷达的坐标测量系统在实现和实际工作中因某些不可预测因素的影响，会产生观测噪声，因此，雷达输出的数据应是叠加观测噪声后的数据。本系统在“位置”项中对时刻t加入均值为0的正态随机误差形成扰动来反映观测噪声，以产生有一定实际背景的空情。
3.2 通道实时计算和控制及数据接收
    通道数据实时处理、数据接收软件流程图如图6所示。航迹启动后，系统首先对通道进行初始化，之后等待角度同步方波回程的到来。角度同步方波的下降沿中断计算机，中断服务程序进行通道数据写操作以及接收FPGA采集的制导站参数。完成数据传输和数据接收后，中断服务程序发出消息，启动通道数据实时处理程序，通道数据实时处理程序读取目标数据，判断是否满足模拟条件，若不满足，则执行通道回收程序；若满足，则执行通道分配程序。若此批通道分配成功，则进行通道数据的实时处理并显示制导站的状态参数。在下次中断到来后，中断处理程序即可将通道控制数据输出到硬件电路对应的地址单元。

4 样机结果分析
    本设计已制作成样机并加装在制导站上进行了联机测试。
    图7是系统设置为模拟产生6个距离、角度上都分离的目标信号的测试图，图8是干扰背景下的目标产生测试图。由图可看出，加干扰后的目标较难识别与跟踪。实测结果表明，目标模拟效果达到了预先的设计要求。

    本系统以PC104 FPGA为核心器件,实现了对雷达目标视频信号的模拟，整个系统具有小型化、成本低、结构简单、设计灵活的特点，节省了大量的人力和财力,而且能够方便灵活地设置各种参数的产生，在雷达操作人员进行搜索跟踪目标的训练中发挥了重要作用。系统通用性强，对其他类型模拟器的设计具有借鉴意义。
参考文献
[1] 张俊.基于DRFM的雷达干扰系统研究与设计[D].北京：北京理工大学，2001.
[2] BAIR G L，JOHNSTON D A.Advances in realtime radar  simulation[C].IEEE Region 5 Conference 1988：Spanning the Peaks of Electrotechnology，1988.
[3] 陈洪源，戴庆芬.高精度全可编程雷达视频回波模拟仪[J].电讯技术，1994，34(5).
[4] 王振荣，薛丽华.一种通用型PD雷达目标模拟器[J].现代雷达，1995，16(3).
[5] 刘峰，沈福民.一种雷达目标与杂波环境信号模拟器[J].西安电子科技大学学报，1997，24(2).