2007 年 1月 16日， 北京 ——全球领先的可编程逻辑解决方案提供商 赛灵思公司（ Xilinx, Inc. (NASDAQ:XLNX ）今天推出业界应用最广泛集成软件环境（ ISE™ ）设计套件的最新版本 ISE 9.1i 。新版本专门为满足业界当前面临的主要设计挑战而优化，这些挑战包括时序收敛、设计人员生产力和设计功耗。除了运行速度提高 2.5 倍以外， ISE 9.1i 还新采用了 SmartCompile 技术，因而可在确保设计中未变更部分实施结果的同时，将硬件实现的速度再提高多达 6 倍。同时， ISE 9.1i 还优化了其最新 65nm Virtex™-5 平台独特的 ExpressFabric™ 技术，可提供比竞争对手的解决方案平均高出 30% 的性能指标。对于功耗敏感的应用， ISE 9.1i 还可将动态功耗平均降低 10% 。

这一革命性的技术得益于赛灵思 Synplicity 超高容量时序收敛工作组（ Xilinx-Synplicity Ultra High-Capacity Timing Closure Task Force ） 的工作成果。 其提供了业界领先的生产力提升能力，可保证最快的时序收敛路径，并且优化了赛灵思领先的 Virtex™ 系列和 Spartan™-3 新一代 FPGA 器件产品的功耗和性能。

“对于少许设计更改来说，特别是在设计周期的后期，快速的设计实施速度和可预测的时序结果极为重要。”领先的定制汽车系统供应商德国 Harmon/Becker 汽车系统有限公司负责制图平台的高级技术专家 Jochen Frensch 说：“对于较小的设计变更， XST 的综合技术可保留设计未改变部分的名称，而 SmartGuide 技术在实施过程中可保持高达 99% 的设计实现不变，因此我们可以发现实施的运行速度越来越快。 ISE 9.1i 中新采用的 SmartGuide 技术提供了巨大的优势。”

生产力提高

对于当今最先进的设计来说，花费时间最多的是每次做少量修改时都要对整个设计进行重新实施。这种再实施既浪费时间，还面临与修改没有直接关系的部分被破坏的风险。赛灵思 SmartCompile 技术利用以下技术来解决这些问题：

• 分区（ Partition ）技术：利用剪切 - 粘贴功能自动准确保持现有布局和布线，将设计再实施所需要的时间平均缩短 2.5 倍，从而把设计周期后期进行的少量设计更改而带来的影响降到最小。
• SmartGuide 技术：通过采用此前设计实施已完成的结果，可将少量设计修改再实施所需要的时间平均缩短一半。
• SmartPreview 技术：用户可以中止并重新恢复布局布线过程，并保存中间结果来评估设计状态。通过预览实施过程中生成的信息，如布线状态和时序结果，用户不必等待整个实施过程结束就可以做出重要的折衷方案。

由于运行速度提升高达 6 倍，再加上精确的设计分区保持以及设计实施过程中更高的可视性， SmartCompile 技术将设计生产力提升了一个数量级。 对于具有挑战性的设计来说，这些成绩还不包括前面提到的 2.5 倍运行速度的提高。

通过一系列用户界面的增强， ISE 9.1i 还简化了 FPGA 设计人员的操作。这些增强包括：

• Tcl 命令控制台使设计人员可轻易地从 ISE 图形用户界面转换到命令行环境。
• 源代码兼容性功能可识别重建结果所必需的文件，并支持导入和输出，方便源代码控制。

时序收敛速度加快

ISE 9.1i 设计工具的新功能基于 ISE Fmax 技术，旨在为高密度、高性能、基于 Virtex-5 的设计提供无与伦比的性能和时序收敛性能。集成的 ISE 9.1i 时序收敛流程大大增强了物理综合及优化技术，因而可提供更高质量的结果。优化的布线算法可最有效地利用 65nm ExpressFabric 技术的对角线对称互连资源，将延迟降到最小，并全面发挥 Virtex-5 平台的高性能特点。

“对于 FPGA 设计人员来说，时序收敛是最重要的问题，新版本 ISE 软件极大地简化并加快了这一过程，” 赛灵思公司设计软件部副总裁 Bruce Talley 说，“我们的 ISE SmartCompile 技术解决了当今设计人员面临的最难解决的几大挑战，使他们能够在更短的时间内获得更高的性能，同时减少反复设计的次数，提高设计效率。对我们的用户来说，同样有吸引力的是在不牺牲总体性能的情况下， ISE 9.1i 还可以使他们能对低功耗设计要求进行优化。”

整个 ISE 9.1i 软件套件的基础架构是一个已扩展的时序收敛工具环境，也可以说是一个虚拟“时序收敛工具舱”，支持约束输入、时序分析、平面布局规划和报告视图之间的直观交叉探查（ cross-probing ），因此设计人员可以更容易地分析时序问题。 ISE 9.1i 集成时序收敛流程集成了增强的物理综合工具，改善了综合和布局时序间的时序相关性，从而可以获得质量更高的结果。

功耗优化

XST 技术和布局布线功能所提供的功耗优化功能可使 Spartan-3 系列 FPGA 产品的动态功耗平均降低 10% 。 XST 提供了功耗敏感的逻辑优化，可对乘法器、加法器和 BRAM 块进行宏处理。物理实施算法采用功耗优化的布局策略以及器件内电容较低的网络，可以在不牺牲性能的情况下将功耗降到尽可能低。

价格和供货情况

ISE Foundation™ 9.1i 套件现在即可供货，起价 2,495 美元。同时免费提供 60 天全功能试用版本。 ISE 9.1i 软件套件的所有版本都支持 Windows® 2000 、 Windows XP 专业版和 Linux® Redhat® 企业版 3.0 和 4.0 。 ISE Foundation 还支持 Solaris® 2.8 和 2.9 。

ISE 软件为全球 30 多万用户提供可编程逻辑设计解决方案，直观的、从前端到后端的全面设计环境支持所有赛灵思产品系列，包括 Virtex-II 、 Virtex-II Pro 、 Virtex-4 和 Virtex-5 平台 FPGA 、 Spartan™-3 代 FPGA 和 CoolRunner™-II CPLD 。有关 ISE 9.1i 软件套件的更多信息，请访问 www.xilinx.com/cn/ISE 。

更多客户反馈

“由于我们使用了 Virtex-4 FX 提供的大多数硬件功能，包括 Power PC 、 MGT 、以太网 MAC 、 DSP48 逻辑块、 FIFO 以及 SERDES ，因此设计的物理实现非常具有挑战性，” 领先的网络设备公司 Anagran 的首席技术官 Alex Henderson 说，“ ISE 9.1i 使我们可以非常容易地满足时序约束，并且减少对手工干预（如平面布局规划）的需要。与以前版本的平面布局规划工具相比， ISE 9.1i 的编译时间缩短了 35% 还多。利用新的 SmartGuide 技术，连续反复设计的编译时间进一步减少了 30%-50% 。我们确信 ISE 9.1i 能够帮助我们大大缩短工程时间。”

“我们最大规模的 Virtex-4 设计使用了器件中的绝大多数逻辑资源，因此对布局和布线非常具有挑战性。 ISE 9.1i 使我们将如此具有挑战性的设计所需要的编译时间缩短了 4 倍多，” 业界领先的硬件辅助验证工具提供商 EVE 公司首席执行官 Luc Burgun 说，“有了 ISE 9.1i ，我们的开发团队和客户将会大大提高生产力。”

关于赛灵思公司

赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 是完整可编程逻辑解决方案的全球领导厂商。有关赛灵思公司的更多信息，请访问 www.xilinx.com/cn。