《电子技术应用》
您所在的位置:首页 > 电源技术 > 设计应用 > 一种适用于降压DC-DC的改进型电流检测电路
一种适用于降压DC-DC的改进型电流检测电路
2014年电子技术应用第9期
池上升,胡 炜,樊明辉,吴嘉士
福州大学 物理与信息工程学院 福建省集成电路设计中心,福建 福州350003
摘要: 基于电流模式控制能够较好地改善DC-DC的性能,设计一种适用于降压DC-DC的改进型电流检测电路,所提出的电流检测电路提高了电流感应的速度和精度。通过对电路的理论分析与设计,采用SMIC 0.18 μm CMOS工艺模型,利用Cadence工具对电路进行仿真验证,所提出的电流检测电路在负载电流为50 mA~500 mA时都能够达到96%的效率以及小于40 ns的建立时间。在开关频率为2 MHz时,输入电压范围为2.5 V~4.2 V,所需电感值为4.7 μH,电容值为10 μF,输出电压纹波小于18 mV。
中图分类号: TN432
文献标识码: A
文章编号: 0258-7998(2014)09-0041-03
A modified current-sensing circuit for DC-DC buck converter
Chi Shangsheng,Hu Wei,Fan Minghui,Wu Jiashi
Fujian Integrated Circuit Design Center,College of Physics and Information Engineering,Fuzhou University,Fuzhou 350003,China
Abstract: Based on the current-mode control can improve the performance of the DC-DC buck converter, this paper proposes a modified current-sensing circuit for DC-DC buck converter, which enhances the sensing speed and the sensing accuracy of the current sensor. Through the theoretical analysis of the circuit and Cadence simulation with SMIC 0.18 μm process, the proposed peak current-sensing circuit can achieve sensing accuracy of 96% and settling time of less than 40 ns under the condition of the load current 50 to 500 mA. The DC-DC buck converter operates at the switching frequency of 2 MHz, the supply voltage ranges from 2.5 to 4.2 V, the output ripple voltage is less than 18 mV with a 4.7 μH off-chip inductor and a 10 μF off-chip capacitor.
Key words : DC-DC;current sensing;current-mode control

    近年来随着便携式产品的快速发展,对电源管理提出了越来越高的要求,而开关电源DC-DC具有高效率、低成本、小尺寸等优异性能,已经成为便携式产品的主流结构。

    电流模式控制的DC-DC具有良好的动态响应性能,简化了补偿电路的复杂性,减小电感所需的值,因此电流模式的DC-DC得到了快速的发展[1]。在设计电流模式控制电路中,需要高效、快速地检测电流,因此设计一个良好的电流模式控制电路对系统性能是至关重要的。

    电流检测电路有很多种方式,参考文献[1]采用电感串联电阻检测,虽然能够达到较高的精度,但是电阻必定产生压降,势必导致系统效率的降低;参考文献[2]采用功率管RDS检测,虽然无需采样电阻,电路结构也简单,但是由于RDS深受温度的影响,直接导致了检测精度的降低;当今普遍采用的电流检测电路是功率管拷贝检测[3-8],其思想是利用镜像功率管拷贝开关管电流,为了保证精度,需要辅助电路,然而很多文献[3-4]的辅助电路引入运放,这就增加了功耗;参考文献[5]设计了无需采用运放的结构,但是其检测的精度和速度都比较低。本文对参考文献[6]的结构进行改进,加入反馈电路,提高了电流检测电路环路的单位增益带宽且又不失相位裕度,使得电流检测电路具有高速、高精度的特点。

1 电路设计与分析

1.1 DC-DC系统结构

    本文所提出的DC-DC电路的内部结构框图如图1所示,其中虚线框内为芯片外围器件,整个电路主要由功率管(MN、MP)、误差放大器、振荡器、PWM比较器、斜坡补偿电路、逻辑驱动电路、基准电压源以及其他偏置和保护电路组成。其中电流检测电路采样开关电流,采样电流与斜坡补偿电流经电阻RM得到输出电压VM作为PWM比较器的输入端。通过这种方式,电流模式控制技术实现了逐个开关周期内控制输出电路,具有比电压控制更优越的动态性能以及负载调整率等特点。

jcdl5-t1.gif

1.2 传统电流检测电路

    传统电流检测电路如图2所示,其中MP、MN为功率管,MS为功率拷贝管,MP和MS的宽长比为K:1。根据电流复制作用可以得到:

    jcdl5-gs1.gif

jcdl5-t2.gif

    电流检测反馈环路为M4、M5和M6(节点a、b、c、d),断开节点b,形成环路。可以计算出环路增益和环路单位增益带宽:

    jcdl5-gs2.gif

    如果gm6较小,则|T|和UGF较小。此时虽然PM较大,但是限制了电流检测感应的速度,尽管负载电流的增大使得gm6会增大, |T|和UGF相应的增大,但是PM会下降,导致检测波形发生过冲。因此对于传统的电流检测电路,其速度和精度都较小。

    图3显示了当UGF较大的情况下出现过冲的现象以及UGF较小的情况下出现感应速度变慢的现象。因此传统电流检测电路存在弊端,需要进行改进。

jcdl5-t3.gif

1.3 改进型电流检测电路

    本文所提出的电流检测电路如图4所示。相比于传统电流检测电路,该电路通过引入新的反馈环M8~M12(虚线框内),当节点d电压发生变化时,通过M12使得流过M11的电流发生变化,电流镜复制后改变流过M8、M7的电流,进而改变节点b的电压,再通过M5改变节点e的电压,使得节点e的电压Ve接近节点d的电压Vd,因此提高了Vc跟踪Va的精度。

    图4引入Ms1、Ms2、Ms3是为了当输入VGP为高电平时,Va和Vc电压不会下降到0,从而在VGP为低电平时缩短了电路的建立时间。同时Ms3的引入与参考文献[6]相比,又降低了电路所产生的功耗。

jcdl5-t4.gif

   断开节点b,可以推出环路的增益:

    jcdl5-gs3.gif

    由式(6)可知,存在4个极点,主极点P1=1/(Rd·Cd)。由于Rb很小,故第4极点P4=1/(Rb·Cb)对环路的稳定性没有影响。对于第2、第3极点:

    jcdl5-gs4.gif

    由式(7)与(10)知,环路的增益以及环路单位增益带宽都得到了提高,因此能够有效提高电流感应的速度以及精度。

    给定偏置电流Ib为500 nA,尽管流过M11、M10以及M8的电流会随着负载电流的增大而增大,但是改进型电流检测电路总电流与负载电流比值非常小(始终小于0.2%)。

2 仿真结果与分析

    采用SMIC 0.18 μm CMOS工艺模型,利用Cadence工具对本文设计的电路进行仿真验证。当输入电压Vin=3 V、输出电压Vout=1.2 V时,在不同负载下对传统电流检测环路以及改进型电流检测环路的频率特性进行仿真测试,仿真结果如图5所示。

jcdl5-t5.gif

    从图5可以看出,改进型电流检测电路环路的频率特性得到了较好的改善。

    当输入电压Vin=3 V、输出电压Vout=1.2 V时,在负载电流Iload=50 mA以及Iload=500 mA情况下,得到的电流检测电路瞬态曲线图如图6所示,可以知道其效率都能达到96%,建立时间小于40 ns。

jcdl5-t6.gif

    当输入电压Vin=3 V、输出电压Vout=1.2 V时,在负载电流从50 mA变到500 mA的情况下,对输出电压进行瞬态仿真,仿真结果如图7所示。从图7可以得到,输出电压Vout的下过冲电压为79 mV,上过冲电压为89 mV,其恢复时间小于36 μs,具有较好的瞬态响应性能。表1显示了系统的总体性能。

jcdl5-t7.gif

jcdl5-b1.gif

     本文通过分析传统型电流检测电路的缺点,在传统电流检测电路的基础上进行改进,提出了一种适用于降压DC-DC的改进型电流检测电路。所提出的电流检测电路加入反馈技术,提高电流检测电路环路的单位增益带宽且又不失相位裕度,因此较好地提高了电流检测的精度和速度。通过对电路的理论分析与设计,采用SMIC 0.18 μm CMOS工艺模型,利用Cadence工具对电路进行仿真验证,得到在负载电流为50 mA~500 mA时都能够达到96%效率以及小于40 ns的建立时间。在开关频率为2 MHz时,输入电压范围为2.5 V~4.2 V,所需电感值为4.7 μH,电容值为10 μF,输出电压纹波小于18 mV。同时系统瞬态响应的上过冲与下过冲均小于90 mV,建立时间小于36 μs。

参考文献

[1] FORGHANI-ADEH H P,RINC6N-MORA G A.Currentsensing techniques for DC-DC converters[J].Midwest Symposium on Circuits and Systems,2002,01(2):577-580.

[2] GRAY P,HURST P,LEWIS S,et al.Analysis and design of analog integrated circuits[M].Wiley,New York,2001.

[3] LEUNG C Y,MORK P K T.An integrated CMOS currentsensing circuit for low-voltage current-mode buck regulator[J].IEEE Trans.Circuits and Syst-ΙΙ.2005,52(7):394-397.

[4] LEE C F,MORK P K T.A monolithic current-mode CMOS DC-DC converter with on-chip current sensing technique[J].IEEE J.of Solid-State Circuits,2004,39(1):3-14.

[5] Cheng Kuo-Hsing,Su Chia-Wei,Ko Hsin-Hsin.A highaccuracy and high-efficiency on-chip current sensing for current-mode control CMOS DC-DC buck converter[C].2008 15th IEEE International Conference on Electronics, Circuits and Systems,St-Julien,France,2008:458-461.

[6] DU M,LAI X.A speed-and accuracy-enhanced on-chip current sensor with local shunt feedback for current-mode switching DC-DC converters[J].IEEE Dallas Circuits and Systems Workshop,2007:1-4.

[7] DU M,LEE H.An integrated speed- and accuracy-en hanced CMOS current sensor with dynamically-biased shunt feedback for current-mode buck regulators[J].IEEE Trans.Circ.Sys.I:Regular papers,2010,57(10):2804-2814.

[8] 陈晓飞,邹雪城,成俊,等.峰值电流模式降压DC/DC变换器芯片设计[J].微电子学与计算机,2008,25(8):60-63.

此内容为AET网站原创,未经授权禁止转载。