《电子技术应用》
您所在的位置:首页 > 模拟设计 > 业界动态 > 联发科采用Cadence 7nm工艺实现流片

联发科采用Cadence 7nm工艺实现流片

2017-04-19
关键词: cadence 联发科

  Cadence公司4月18日正式发布针对7nm工艺的全新Virtuoso 先进工艺节点平台。通过与采用7nm FinFET工艺的早期客户展开紧密合作,Cadence成功完成了Virtuoso定制设计平台的功能拓展,新平台能帮助客户管理由于先进工艺所导致的更复杂的设计以及特殊的工艺效应。新版Virtuoso先进工艺平台同样支持所有主流FinFET先进节点,性能已得到充分认证;同时提高了7nm工艺的设计效率。

  为了应对7nm设计的众多技术挑战,Virtuoso先进工艺平台提供丰富的版图设计功能,包括:支持多重曝光(MPT)的色彩感知的编辑功能、支持FinFET网格功能、及支持模块生成器(ModGen)器件阵列编辑功能等多种高级编辑功能。同时,在电路设计流程中,客户可以使用Spectre APS仿真器、Virtuoso ADE产品套件和Virtuoso 原理图编辑器执行对多工艺边界的蒙特卡洛分析(Monte Carlo Analysis),从而加强电路设计的差异分析。

  联发科技(MediaTek)模拟设计与电路技术部总经理Ching San Wu表示,“我们与Cadence长期开展密切合作,成功开发并部署了基于Virtuoso先进工艺节点平台的定制设计方法。采用Cadence针对7nm工艺专门开发的多项独特功能,我们得以成功实现近期的流片。”


本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。