《电子技术应用》
您所在的位置:首页 > 嵌入式技术 > 业界动态 > AMD Zen3架构第三代霄龙曝光:单芯片集成15个Die

AMD Zen3架构第三代霄龙曝光:单芯片集成15个Die

2019-09-25
关键词: AMDZen3 芯片集成

  AMD不久前刚刚发布了代号Rome(罗马)第二代EPYC霄龙处理器,拥有7nm工艺和Zen 2架构,而且采用了chiplet小芯片设计,集成最多八个CPU Die和一个IO Die设计非常独特。

  根据规划,接下来将有第三代Milan(米兰),7nm+工艺、Zen 3架构,再往后是第四代Genoa(热那亚),Zen 4架构。

  据最新曝料,AMD Milan内部将集成最多15个Die,比现在多出来6个。

  其中一个肯定还是IO Die,但剩下的14个不可能全是CPU,因为八通道DDR4内存的带宽只能支持最多10个CPU Die(最多80个核心),这就意味着最多8个或者10个CPU Die。——当然内存通道超过八个的可能性微乎其微。

  剩下的6个或4个Die会是什么呢?目测极有可能是HBM高带宽显存,通过中介层(Interposer)与CPU Die直接互连,提供远胜于DDR4内存的高带宽、低延迟,彻底消除瓶颈。

  这样的话,Milan的配置可能会是10+4+1或者8+6+1。

  不过之前有说法称Milan仍然是8+1配置,那可能是不同的版本。

  AMD Zen3架构第三代霄龙曝光:单芯片集成15个Die

54kaxae5.jpeg

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306116;邮箱:aet@chinaaet.com。