《电子技术应用》
您所在的位置:首页 > 模拟设计 > 设计应用 > 面向SoC的SRAM读出电路加固设计
面向SoC的SRAM读出电路加固设计
2021年电子技术应用第11期
沈 婧,薛海卫,陈玉蓉,张猛华,王 蕾
中国电子科技集团公司第58研究所,江苏 无锡214035
摘要: SRAM存储器在SoC芯片中的应用已经越来越普遍,存储单元的加固设计已成为抗辐射SoC芯片设计首要考虑的问题之一。提出了两种SRAM读出电路的加固结构,分别从读出电路结构、数据读出速度和抗单粒子翻转能力等方面进行了对比。两种读出结构的SRAM均有较好的抗单粒子能力,但相比较单模双互锁结构的SRAM,双模双互锁读出结构的SRAM读出时间更短。
中图分类号: TN702
文献标识码: A
DOI:10.16157/j.issn.0258-7998.211423
中文引用格式: 沈婧,薛海卫,陈玉蓉,等. 面向SoC的SRAM读出电路加固设计[J].电子技术应用,2021,47(10):38-41,47.
英文引用格式: Shen Jing,Xue Haiwei,Chen Yurong,et al. Design of a radiation hardened read circuit of SRAM in SoC[J]. Application of Electronic Technique,2021,47(10):38-41,47.
Design of a radiation hardened read circuit of SRAM in SoC
Shen Jing,Xue Haiwei,Chen Yurong,Zhang Menghua,Wang Lei
CETC 58,Wuxi 214035,China
Abstract: The application of SRAM memory in SoC is more and more common, and the design of radiation hardened memory has become one of the most important issues in the design of radiation resistant SoC. In this paper, two kinds of SRAM read circuits are proposed and compared in terms of readout circuit structure, data readout speed and single event upset resistance. The SRAM of the two readout structures have good single event resistance, but SRAM with dual-input DICE structure has shorter readout time compared with SRAM with single-input DICE structure.
Key words : system on chip;single event upset;SRAM readout circuit;data readout speed

0 引言

    高能带电粒子在器件的灵敏区内产生大量带电粒子的现象,它属于电离效应。当能量足够大的粒子射入集成电路时,由于电离效应(包括次级粒子的),产生数量级多的电离电子-空穴对,引起半导体器件的软件错误,使逻辑器件和存储器产生单粒子翻转,CMOS器件产生单粒子闭锁,甚至出现单粒子永久损伤的现象,辐射主要包括质子、中子、重离子和α粒子[1-3]。集成度的提高、特征尺寸的降低、临界电荷和有效LET阈值下降等会使抗单粒子扰动能力降低。器件的抗单粒子翻转能力明显与电路设计、版图设计、工艺条件等因素有关[4]

    锁存器经常被用于现在的超大规模集成电路中,特别是SoC和CPU的流水线结构中[5-6]。数据读出电路的数据锁存也是必不可少的,因此提高锁存器的抗单粒子能力意义重大。本文基于双互锁(DICE)结构[7-8]和Muller_C单元[9-10],对SoC片上SRAM的数据读出电路进行了抗辐射加固设计,并先后提出了两种不同结构的读出电路。




本文详细内容请下载:http://www.chinaaet.com/resource/share/2000003779




作者信息:

沈  婧,薛海卫,陈玉蓉,张猛华,王  蕾

(中国电子科技集团公司第58研究所,江苏 无锡214035)




wd.jpg

此内容为AET网站原创,未经授权禁止转载。