基于芯粒的Flash FPGA驱动测试技术
电子技术应用
黄健，王雪萍，陈诚，陈龙
中国电子科技集团公司第五十八研究所
摘要： 针对基于芯粒的Flash FPGA驱动覆盖率测试，利用Flash FPGA的系统控制寄存器与边界扫描寄存器模块，配置FPGA不同的驱动模式，并通过传统的单芯片Flash单元配置进行对比验证。实验结果表明，基于芯粒的Flash FPGA控制寄存器配置的驱动性能与传统的单芯片Flash单元配置一致，测试时间缩短到1/3。
中图分类号：TN407 文献标志码：A DOI: 10.16157/j.issn.0258-7998.246047
中文引用格式： 黄健，王雪萍，陈诚，等. 基于芯粒的Flash FPGA驱动测试技术[J]. 电子技术应用，2025，51(5)：1-4.
英文引用格式： Huang Jian，Wang Xueping，Chen Cheng，et al. Flash FPGA driver test technology based on chiplets[J]. Application of Electronic Technique，2025，51(5)：1-4.
中文引用格式： 黄健，王雪萍，陈诚，等. 基于芯粒的Flash FPGA驱动测试技术[J]. 电子技术应用，2025，51(5)：1-4.
英文引用格式： Huang Jian，Wang Xueping，Chen Cheng，et al. Flash FPGA driver test technology based on chiplets[J]. Application of Electronic Technique，2025，51(5)：1-4.
Flash FPGA driver test technology based on chiplets
Huang Jian，Wang Xueping，Chen Cheng，Chen Long
The 58th Research Institute， CETC
Abstract： For the coverage testing of Flash FPGA drivers based on chiplets, the system control registers and boundary scan register modules of Flash FPGA were utilized to configure different driving modes of the FPGA, which were then compared and validated against the traditional configuration of single-chip Flash units. The experimental results show that the driving performance configured by the control registers of Flash FPGA based on chiplets is consistent with that of the traditional single-chip Flash unit configuration, with the testing time reduced by three times.
Key words : chiplets；FPGA；main control register；drive performance
引言
基于芯粒的闪存类现场可编程门阵列[1-5]（Flash Field Programmable Gate Array，Flash FPGA）具有高可靠性的特点，并与其他处理芯片组合形成完整的片上系统。由于其Flash存储单元属于非易失性存储器（NVM），即使在断电情况下，存储的信息也不会丢失。从而Flash FPGA[6]在配置时间上比静态随机存取存储器（Static Random-Access Memory，SRAM）FPGA[7]有显著优势，能够在电路上电后迅速进入工作状态。此外，Flash FPGA还通过单粒子加固[8-9]试验和总电离剂量验证，满足空间环境中对单粒子的抗性要求，因此在航天航空领域的信号处理和控制应用中得到了广泛的应用。
传统Flash单元配置的测试通过外部烧录器烧录芯片的Flash单元，将配置完成的电路送回自动测试设备（ATE）进行参数验证。ATE测试验证完成后，电路通过烧录器下载新的覆盖码。虽然这种可测性设计能够保证测试覆盖率，但在生产阶段，这种方法会大大降低生产效率。
因此，实现在ATE[10]上对基于芯粒的Flash FPGA进行在线配置，并压缩ATE测试时间变得尤为关键。通过Flash单元配置与控制寄存器两种配置方法对比，针对Flash FPGA的在线配置和测试优化[11]，提出了一种基于芯粒的Flash FPGA驱动测试技术。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000006516
作者信息：
黄健，王雪萍，陈诚，陈龙
（中国电子科技集团公司第五十八研究所，江苏 无锡 214000）
此内容为AET网站原创，未经授权禁止转载。