6月17日消息，在本周举行的2026年IEEE/JSAP超大规模集成电路（VLSI）技术与电路研讨会上，imec携手光刻解决方案大厂ASML与晶圆代工大厂台积电，共同发布了一套创新、稳健且可扩充的12英寸晶圆整合技术路径，用于基于2D材料的n型与p型场效晶体管（FET）。

这是首次展示搭配50nm栅极间距（CPP）的微型化nFET（采用二硫化钼作为信道材料）与pFET（二硫化钨或二硒化钨），并且取得良好的电流-电压特性。这些成果象征着2D材料晶体管从实验室迈向晶圆厂的关键进展，预期用于超高度微缩化的逻辑元件，以及后段制程和晶背应用。

△ASML、台积电与imec携手实现12英寸晶圆整合创新，三方共同推进2D材料晶体管开发。图片来源：imec

2D过渡金属二硫族化物（即TMD，例如二硫化钼、二硫化钨与二硒化钨）有望延伸并扩展逻辑微缩技术的发展蓝图。当这些材料取代硅材，并作为原子级超薄传导信道进行元件整合时，能够制出具备高性能的微缩化晶体管，对高度微缩的逻辑元件、后段制程与晶背应用来说具备发展潜质。其潜质归功于这些材料的良好静电信道控制能力，同时维持容许范围内的载子迁移率，甚至实现高度微缩的闸极与信道长度。然而，这些材料在导入产业时一直面临阻碍，原因在于缺乏一套12英寸晶圆整合技术途径，该途径需要在与产业接轨的元件尺寸下，制造过渡金属二硫族化物（TMD）nFET与pFET，同时还要比照在实验室环境下持续累积大量的测试结果，维持一定的性能表现。

ASML、台积电与imec发表的这套可扩充且与后段制程兼容的12英寸晶圆整合方法，用于基于过渡金属二硫族化物（TMD）的nFET与pFET元件，其成果分为三点：

（1）世界首创达到50nm栅极间距（CPP）的微缩化nFET与pFET；

（2）这两种晶体管的极性在栅极电压为零（Vg=0V）时，展现极低的关闭电流（Ioff）；

（3）搭配二硒化钨信道的pFET性能表现已接近创下纪录的实验室元件水准。这套类似于CMOS的整合方法—在单片12寸晶圆上整合nFET与pFET，达到高达94%的可操作晶体管（即Imax/Imin >105），成功验证其稳健性与稳定度。此次提出的制程流程可用于二硫化钼、二硫化钨和二硒化钨以外的2D信道材料。

imec运算暨内存元件技术研发VP Gouri Sankar Kar表示，基于2D过渡金属二硫族化物（TMD）材料的晶体管一般是针对短信道进行最佳化。不过为了尽可能降低接触电阻，他们通常具备较大的接点面积，因而阻碍微缩发展。这次首次实现了50nm的栅极间距（CPP），该数值由栅极长度和源极／汲极接点长度而定；而此次成果也不影响2D材料nFET与pFET的性能。透过与ASML密切合作，采用经过最佳化的单次图形化EUV微影技术是实现这次微缩化栅极间距（CPP）的成功关键。

台积电副总暨首席技术官曹敏表示，这项研究合作为推进半导体创新发展提供重要动力，聚焦为“从实验室迈向晶圆厂”的技术转变降低风险和加速进展，确保开创性发现—特别是创新的信道材料，能够快速有效地整合到先进制造，最终提供顶尖的解决方案。