随着半导体工艺进入亚微米（submicron）时代，技术迁移（Technology migration）变得越来越复杂。一直以来，摩尔定律" title="摩尔定律">摩尔定律为我们设定了工艺演进的速度，并且成为实现更小裸片" title="裸片">裸片尺寸和降低裸片成本的最简单的方法。然而， 现在我们又面临很多问题，例如其中一个问题就是技术迁移也就是器件尺寸的变化的问题是否仍然是降低成本的有效手段。随着我们开始采用新的亚微米技术，这些问题开始显现，而且变得更为复杂，解决问题的成本也变得非常高昂。

例如，从90nm" title="90nm">90nm向65nm" title="65nm">65nm工艺的转移就是一个很好的例子：可编程领域最早推出且是目前唯一量产的赛灵思Virtex-5 65nm器件采用了先进的三层不同厚度的氧化层技术降低漏电和静电，通过1.0V的内核电压和应变硅技术实现了更低的动态功耗并提升性能，与前代90nm FPGA相比，速度平均提高30%，容量增加65%，动态功耗降低35%，芯片面积减小了45%，逻辑性能比上一代Virtex-4平均提高30%。根据高端客户的销售反馈情况，自2007年5月量产以来，Virtex-5在追求高性能、差异化和最早上市的高端市场获得了广泛的欢迎。对于这些高端客户来说，追逐新的工艺就是制胜的关键。从目前的市场趋势来看，65nm Virtex-5的价格有望比90nm器件下降20%～30%。

然而，对于面向价格敏感电子领域来说，向65nm领域的迁移就需要更多的考量。 65nm虽然缩小了裸片尺寸，但需要更多的掩膜和工艺步骤，因此提高了初始投资成本，使总体成本降低的幅度变小。此外，由于芯片生产商转向90nm的过程就比较慢，因此生产厂家的研发投资回收时间已经被延长，价格还没有降下来，这样转向新的工艺的时候价格降低的速度也就会相应地更慢,不能充分地实现新工艺所带来的成本优势。

许多半导体厂商经常会问自己：“我们究竟什么时候需要迁移到新的工艺节点？”这个问题的答案与多种技术和财务参数构成的复杂方程有关，只有正确地综合考虑各种因素才能够加快企业的产品供给并推进预期营收的实现。但是仅仅一个小小的错误也可能导致利润急剧下降，甚至有可能降到业务底线。

我认为，技术迁移的关键在于需要选择“恰当的时间”来进行。对于需要高集成度和多功能的高性能大型器件而言，快速发展到新技术非常关键。然而，对于面向低成本消费应用的较小尺寸的器件来说，需要较慢的技术迁移速度，甚至需要有计划地延迟采用新技术。

图1: 迁移到新工艺的交叉点

图1中的每条线代表不同的裸片尺寸以及能够带来成本节约的交叉点。很明显，裸片尺寸较大、功能较强的产品快速转移到新技术的可行性较高。与此相对比，为大批量应用提供成本优势的小裸片尺寸产品则需要等待技术成熟、技术成本开始下降再迁移到新技术。过早采用65 nm工艺可能会导致器件成本的增加，进而导致更高的客户成本或利润率的降低，这些都不是明智的商业选择。

半导体技术迁移的这一趋势为创新打开了大门，企业需要寻找其它可以选择的方法进一步降低成本并满足客户的设计要求。例如，赛灵思公司的低成本Spartan?-3 系列FPGA就利用经过验证的90nm技术，主要面向大批量消费应用，在逻辑、I/O、非易失性" title="非易失性">非易失性甚至DSP相关设计中为客户提供最低的成本。赛灵思公司是通过采用多平台的方式，并扩展其业已非常成功的产品线来实现的，提供针对特定市场和应用要求而设计的器件（如非易失性、DSP优化的器件）。赛灵思公司即将推出的产品平台将确立非易失性FPGA功能组合方面的新标准，同时为通信、汽车、MVI（多媒体、视频和图像）以及国防行业的应用提供突破性的价格优势。

对于芯片的成本降低和创新来说，技术迁移和摩尔定律的应用仍然是非常清楚的解决方案。但问题的关键是选择“恰当的时间”来演进到下一个工艺节点，从而获得性能和功能集成度的提升，并进一步降低客户成本。然而，在合适的时间到来之前，企业必须继续利用现有的创新解决方案来提供优化的平台和成本节约优势，从而加快产品供给并实现预期营收。