PCI Express 与 FPGA
FPGA 为何是构建 PCI Express 端点器件的最佳平台
2008-07-31
作者：Alex Goldhammer
PCI Express 是一种使用时钟数据恢复 (CDR) 技术的高速串行 I/O" title="I/O">I/O 互连机制。PCI Express Gen1 规范规定的线速率为每通道 2.5 Gbps，可以让您建立具备单通道 (x1) 链路 2 Gbps（经 8B/10B 编码）直至 32 通道 64 Gbps 吞吐量的应用。这样，就能在保持或改进吞吐量的同时，显著减少引脚数量。另外，还可以减小 PCB 的尺寸、降低迹线和层的数量并简化布局和设计。引脚数量减少，也就意味着噪声和电磁干扰" title="电磁干扰">电磁干扰 (EMI) 降低。CDR 消除了宽并行总线中普遍存在的时钟-数据歪斜问题，简化了互连实现。
本站内容除特别声明的原创文章之外，转载内容只为传递更多信息，并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题，请及时通过电子邮件或电话通知我们，以便迅速采取适当措施，避免给双方造成不必要的经济损失。联系电话：010-82306118；邮箱：aet@chinaaet.com。