TK512B面阵CCD相机驱动电路设计
2008-08-11
作者：江孝国 王 伟 王婉丽 祁
摘 要: 针对512×512的TK512B面阵CCD的驱动要求，采用灵活的数字式设置方法，设计了一套驱动时序电路，并以大规模可编程逻辑器件为核心实现了电路的仿真，电路功能正确，符合各种使用要求；其数字式设置方法可为进一步扩展功能及使用单片机进行控制预留了空间。
关键词: 面阵CCD 驱动器 可编程逻辑器件 仿真
面阵CCD器件的广泛应用是在研制复杂的驱动器的基础上发展起来的，随着过去那种采用标准TTL电路构成系统的积木式电路的设计方法的摒弃以及大规模可编程器件" title="可编程器件">可编程器件的逐渐使用，数字电路设计的革命来临了。针对不同的应用规模，可以采用不同规模的数字集成电路来实现，在CCD应用领域中也是如此。随着线阵CCD、面阵CCD规模的扩大，采用的集成电路的规模也在扩大，从过去的GAL到现在的FPGA及ASIC，所完成的驱动功能也越来越完善。针对TK512B面阵型CCD的复杂驱动要求及用户使用模式的要求，对于行数和像元数的控制采用灵活的数字式设置驱动方法，而对于每个像元的驱动则采用多状态的译码工作原理，以便在一个像元的时序内达到更准确的精细时序驱动的要求，充分发挥CCD的性能和方便用户调试。为了保证电路稳定可靠地工作，采用同步时序设计方法。CCD驱动的另一个关键问题是要保证光积分、行转移、行－串行转移、像元信号串行输出" title="串行输出">串行输出状态切换期间的平稳过渡，否则会丢失图像信息和严重影响CCD工作。本文设计的驱动器很好地做到了各种状态的切换，完全满足CCD的驱动要求。
1 TK512B的驱动时序
TK512B面阵CCD是三相驱动型的，其典型的驱动时序如图1所示。在光积分之前的帧擦除期，与串行转移相关的驱动脉冲SA、S1、S2、S3全部为高电平" title="高电平">高电平，这样可以将由P1、P2、P3及TG行驱动所转移来的信号直接输出面阵以消除光敏面和串行输出寄存器内积累的暗本底信号；当进入光积分期间时，P1保持高电平而P2、P3及TG均保持低电平，这样可以使光生电子聚集在P1相电极下，形成信号电荷包；当光积分完成时，首先是行间进行转移，使P1相电极下的电荷包在P2、P3及TG的驱动下整行地逐渐转移到串行输出寄存器中，并保持在S1相电极下；随后进行—行信号的串行输出，转移到串行寄存器中的一行信号在S1、S2、S3的驱动下将逐个输出，在此期间P1保持高电平，P2、P3和TG保持低电平，从而保证光敏面中的未输出信号继续保持在P1相电极下，直到下一个行传输的开始；当一行串行信号转移完时，就进行下一行的行间转移和串行输出转移，直到光敏面上的所有信号输出为止。
TK512B面阵CCD的有效光敏面阵列为512×512，实际上由于边缘效应的影响，芯片的光敏面阵列为517×577，因此应对该阵列进行驱动才能保证CCD工作正常和图像不受影响。每帧的前5行和每行的前64像元及最后一个像元为无效信号单元，在数据采集或图像处理时应注意。
2 CCD驱动器框图
根据每帧行数、每行像元数的数字式设置方式以及细分像元驱动时序、行及像元转移的平稳过渡要求，所设计的驱动器框图如图2所示。图中包括快门及帧积分控制、行驱动控制、像元驱动控制及各种控制电路的时钟控制等。图中的中心控制电路主要负责各驱动时序的平稳、正常切换。
2.1 快门及帧积分控制
针对有机械快门的相机结构，首先利用内部或外部触发脉冲" title="触发脉冲">触发脉冲启动机械快门使之打开，并利用机械快门上的触点产生快门已开和关闭信号去控制电路产生驱动信号，其时序如图3所示。图中的SHUTTER-CON信号是内部电路对快门的控制信号" title="控制信号">控制信号，快门实际动作情况（SHUTTER-OPEN和SHUTTER-CLOSE）也如图所示，它开启和关闭的动作要迟后于控制信号；图中的快门已开信号可以提供给外部电路作为事件触发的控制信号。这种设计思想防止了在快门开启阶段产生触发脉冲并引发实验事件从而导致丢失信号的情况，并且保证了在快门完全关闭之后CCD才结束光积分并开始进行转移，防止了因快门未完全关闭可能引起的图像“拖尾”问题。
CCD光积分时间由一个12位的数字预置电路设置，计数脉冲频率为1kHz，因此可设置的最大光积分时间为4095ms，设置的步进为1ms，并且可灵活设置CCD的曝光时间而不改变其转移的总时间[2]，不会增加其暗本底信号。但由于机械快门打开和关闭时间的不稳定性，将导致所要求的光积分时间与设置时间不完全一致，因此对所要求的光积分时间有一个最小值限制，一般为10ms左右。
每帧的启动可以由外部触发脉冲TRG（外同步方式、等待式）或内部的帧结束信号FRAME-END（连续方式）控制。在每帧的第517行及相应的第577像元所对应的CLK-S的最后一个状态产生帧结束信号FRAME-END。
2.2 串行像元驱动时序
如前所述，像元驱动时序采用精细时序的驱动原理，一个像元的驱动分为12个状态，并产生与每行像元数控制及行控制有关的信号，如行结束信号、行启动信号、像元数计数时钟等，如图4所示。由于采用精细的状态划分，输出信号处理（相关双取样CDS电路[3]）所需的脉冲控制信号如SW的宽度可按照要求以一个主频脉冲的宽度增加或缩短；驱动脉冲S1、S2、S3的宽度也可以改变，但必须符合三相驱动的交迭驱动原理要求。图中的CLK-S作为每行像元数的计数脉冲，同时兼作行转移驱动脉冲的同步脉冲以保证行及串行驱动脉冲电平的平稳过渡。
在每行的串行转移开始，以CLK-S作为每行像元数的计数脉冲对每行输出的像元数进行计数；而在每一个CLK-S期间，按照要求产生串行驱动所需的S1、S2及S3驱动脉冲，同时也产生输出处理所需的相关脉冲，如复位脉冲SA及CDS所需的SW信号。在串行转移的有效期间，直接置位P1和复位P2、P3及TG，使光敏面上的信号电荷包保持不动而只有串行输出寄存器中的信号电荷包发生转移。当每行像元数计数值达到了预设置的577时，将会在CLK-S的最后一个状态产生一个串行转移结束信号以启动行间转移，如图4所示。中间还需要其它的控制信号参加，在此不作多述。
像元数设置、计数控制电路是由一个12位的数字寄存器及相应的计数控制电路组成，可对每行像元数多达4096的CCD的串行驱动进行控制。
2.3 行间转移驱动时序
该时序主要涉及P1、P2、P3和TG。串行结束信号启动一个行间转移，同时P1、P2、P3也要符合三相交迭驱动原理，因此设计的行间转移时序如图4所示。为了充分将转移到P3相电极下的电荷包尽量转移到S1相电极下，TG的宽度至少要与P3的宽度相同，但本驱动器中将TG的宽度设计为整个行间转移的宽度以提高转移效率，这点与图1所示稍有不同，但不影响CCD的实际驱动。
P1同时作为每帧行数目控制的计数脉冲。当每帧行计数达到517并且每行像元计数达到577时，也会在CLK-S的最后一个状态产生一个帧结束信号，该信号可以用于启动下一帧的开始或触发快门开启控制电路而进入下一帧的工作时序。
行数设置、计数控制电路也是由一个12位的数字寄存器及相应的计数控制电路组成，可对每帧行数多达4096的CCD的行驱动进行控制。
3 驱动器时序设计的关键
每种状态的结束时刻和启动时刻的设计要求脉冲电平过渡平稳而紧密，必须严防驱动脉冲的电平在一个像元的驱动期间发生倒转或变化，才能保证光敏区产生的电荷包的正常转移和读出。在设计过程中，将主频进行十二分频后形成的CLK-S脉冲作为串行、并行转移驱动脉冲之间的主要联系，并且非常巧妙地利用了CLK-S的最后一个状态进行帧、并行、串行之间的无缝切换，保证了驱动脉冲电平的正常变化。
原有驱动器是由TTL标准电路组成的，体积很大，并且电路噪声较大；利用大规模可编程器件构成复杂的CCD驱动器，具有体积小、速度快的特点，可减少系统体积（线路板面积），能有效降低数字驱动电路产生的噪声。本驱动器的快门控制功能可以有效防止图像拖尾，并且行数和像元数的设置方法具有改变方便的特点，无需重新设计就可以适用于同一类型、不同阵列的CCD驱动，进一步的发展还可以为用单片机进行参数设置及功能扩展提供平台。
参考文献
1 王军波，孙振国，陈 强等．高速CCD摄像机驱动时序发生器的设计及基于CPLD技术实现．光学技术，2002；3(2)：132～134
2 江孝国，祁双喜，王婉丽等．CCD输出信号的低噪声处理电路研究[J]．光电子·激光，2001；12（11）：1126～1129