全球电子设计创新领导厂商Cadence设计系统公司(纳斯达克: CDNS)，今天发布了SPB 16.2版本，全力解决电流与新出现的芯片封装设计问题。这次的最新版本提供了高级IC封装/系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计，以及一个全新的电源完整性" title="电源完整性">电源完整性建模解决方案。这些新功能可以提高从事单芯片" title="单芯片">单芯片和多芯片封装/SiP的数字、模拟、RF和混合信号IC封装设计师的效率。 

设计团队将会看到，新规则和约束导向型自动化能力的推出，解决了高密度互连（HDI）衬底制造的设计方法学问题，而这对于小型化和提高功能密度来说是一个重要的促进因素，因而得以使总体的封装尺寸大大缩小。通过促成团队型设计，多个设计师可以同时进行同一个设计，从而可以缩短设计周期，让总设计时间大大缩短，实现了快速上市。 

当今业界围绕低功耗" title="低功耗">低功耗设计，尤其是在无线设备以及使用电池的设备中，高效的供电网络（PDN）对于满足功耗管理目标是至关重要的。新的电源完整性技术让设计师能够高效率地解决供电设计问题，实现用电的充分性、高效性和稳定性。 

“尖端的复杂高速IC创造了非常有挑战性的IC封装设计，包括物理实现及信号和功率完整性等方面，”Bayside Design首席技术官Kevein Roselle说，“随着现在对于产品小型化、提高设计师效率及实现高效PDN设计的关注，我们感觉SPB 16.2将会帮助设计师更好地解决他们的设计挑战。” 

此外，通过与制造设备领先厂商Kulicke & Soffa达成协议，Cadence使用 Kulicke & Soffa认证的键合线IP配置库，实现了DFM导向型键合线设计，提高了产出率并减少了制造延迟。 

“随着键合线封装变得越来越复杂，为了避免制造问题，设计师正面临着设计内DFM匹配性的挑战，”Kulicke & Soffa产品营销经理Paul Reid说，“通过合作，我们现在可以向设计者们提供面向DFM键合线配置库。” 

“这个新版本为我们的IC封装与SiP技术提供了重要的改进，我们很高兴看到Bayside Design等公司从中得到了实惠，”Cadence产品营销部主管Steve Kamin说，“我们致力于改进我们的技术，与设计链上的主要厂商们建立联系，从而保持我们在帮助设计师实现、甚至超越其设计目标方面的领先地位。” 

SPB 16.2版本将于2008年第四季度上市。客户可以在9月9日~11日举行的CDNLive!硅谷会议上看到Allegro PCB及IC封装/SiP流程的样本，或者在9月8日注册为techtorial会员。同时，SPB16.2版本将在9月14日~19日于圣克拉拉举行的PCB West展会上的EMA展台进行展示。 

图片是使用 Kulicke/Soffa提供的键合线设置定义的一个键合线设计的3维预览，这项技术使得面向DFM设计成为可能。 

关于Cadence  

Cadence公司成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。2007年，Cadence公司全球收入约16亿美元,现拥有员工约5,100名，公司总部位于美国加州圣荷塞市，公司在世界各地均设有销售办事处、设计中心和研究设施，以服务于全球电子产业" title="电子产业">电子产业。 

关于公司、产品及服务的更多信息，敬请浏览公司网站 www.cadence.com。